一种高效多串口单一中断源的芯片设计

时间：11-14 来源：互联网点击：

4 程序的综合及仿真

4.1 设计综合及实现

本设计综合使用的工具是 Xilinx公司的 XST，它是内嵌在 ISE7.2i里面的。综合过程将把软件设计的 HDL描述与硬件结构挂钩，是将软件转化为硬件电路的关键步骤。本设计综合时选用的芯片是Spartan-ⅡE系列的xc2s100e。

综合工具生成网表文件后，就可以实现设计，实现的步骤有：转换（将多个设计文件合并为一个网表），映射（将网表中的逻辑符号（门）整合到物理元件中），布局布线（将元件放到器件中，并将它们连接起来，同时提取出时序数据，并生成各种报告）。

4.2 综合布线结果及分析

图 4为资源利用结果图表，由图可见，slices的占用量为 722个，占该芯片 slices总数的 60％。slice registers的使用数量为 591个，占该芯片总数的 24％。4输入查找表的使用总量是 915个，占该芯片查找表总数的 38％。

4.3 布线后仿真

本文中所举出的测试均为布线后的仿真测试，该仿真的仿真延时文件包含的延时信息最全，不仅包含了门延时，还包含了实际布线延时，所以布局布线后仿真最准确，能够较好的反映芯片的实际工作情况。

4.4测试结果及分析

上面已经对各模块的各种功能进行了很多测试，为了更好地验证所设计的芯片在实际中使用的可靠性，我们有必要进行一次总体的测试，本次仿真测试共包括单片机 5次读标志，4次提取数据，1

次发送数据。测试结果及分析如下图 5g所示：

测试结果我们还可以看到：

1）芯片各收发器模块可以同时工作

2）发送与接收可以同时进行

3）接收缓存正常，并且在接收数据不足 8字节超时后时会自动停止缓存，然后向芯片中断管理模块提出中断请求

4）中断信号能够正常输出

5）各收发器的中断请求无遗漏

6）收发器模块的数据被读取完毕之后，中断标志自动清除，芯片不再发出中断请求信号。

5 结论

本文设计了一种实现高效多串口单一中断源的芯片。本设计的功能特点：在中断管理方面，利用单一的中断源来管理多个扩展串口，并保证多个串口中断的无漏检测与服务；在数据传送方面，实现串行数据的接收和发送，并且按照数据传送是否有奇偶校验位分为两种工作模式，在接收时具有数据缓存的功能。并且上述各个功能模块在单一的可编程逻辑器件芯片就能实现。

上述整个过程设计均采用 VHDL编程实现，比以往电路手工设计的方法更加灵活，具有比较大的发展空间。文中分别利用 ModelSim和 ISE对程序进行仿真和综合布线，在仿真平台上验证了设计的可行性，具有较好的应用前景。

本文作者创新点：多串口单一中断源的芯片，利用单一的中断源来管理多个扩展串口，各个功能模块在单一的可编程逻辑器件芯片就能实现。

上一篇：利用GR6953实现电子镇流器的预热和无灯保护功能
下一篇：用于反激式适配器的多功能PWM控制器FAN6754

单片机 51单片机嵌入式仿真收发器总线 Xilinx 电路 VHDL ModelSim 相关文章：

栏目分类