基于μPD795的CCD相机系统中驱动电路的设计

4 实验结果

对制作PCB板用示波器和逻辑分析仪进行了测试，测量档位为2 μs，测量CCD驱动波形φIO，φRO，φSHO如图5所示。纵坐标中低电平为0 V，高电平为5 V。



5 结 语

时序电路中的CPLD，除提供CCD正常工作所需的时序外，还保留了部分引脚和功能模块，可以作为增加某些新功能的需要。从该驱动电路与信号处理单元及上位机和显示器构成的完整线阵CCD相机系统，以及从实测波形数据来看。该驱动电路在实际使用中稳定可靠，达到了设计前的要求，这说明用CPLD构成线阵 CCD相机驱动电路是一种切实可行的方案。