DM9000 中文资料
1.总体介绍
该DM9000是一款完全集成的和符合成本效益单芯片快速以太网MAC控制器与一般处理接口,一个10/100M自适应的PHY和4K DWORD值的SRAM 。它的目的是在低功耗和高性能进程的3.3V与5V的支持宽容。
DM9000还提供了介质无关的接口,来连接所有提供支持介质无关接口功能的家用电话线网络设备或其他收发器。该DM9000支持8位, 16位和32 -位接口访问内部存储器,以支持不同的处理器。DM9000物理协议层接口完全支持使用10MBps下3类、4类、5类非屏蔽双绞线和100MBps下5类非屏蔽双绞线。这是完全符合IEEE 802.3u规格。它的自动协调功能将自动完成配置以最大限度地适合其线路带宽。还支持IEEE 802.3x全双工流量控制。这个工作里面DM9000是非常简单的,所以用户可以容易的移植任何系统下的端口驱动程序。
2.特点
支持处理器读写内部存储器的数据操作命令以字节/字/双字的长度进行
集成10/100M自适应收发器
支持介质无关接口
支持背压模式半双工流量控制模式
IEEE802.3x流量控制的全双工模式
支持唤醒帧,链路状态改变和远程的唤醒
4K双字SRAM
支持自动加载EEPROM里面生产商ID和产品ID
支持4个通用输入输出口
超低功耗模式
功率降低模式
电源故障模式
可选择1:1 YL18-2050S,YT37-1107S 或5:4变压比例的变压器降低格外功率
兼容3.3v和5.0v输入输出电压
100脚CMOS LQFP封装工艺
3.引脚描述
I=输入 O=输出 I/O=输入/输出 O/D=漏极开路 P=电源 LI=复位锁存输入 #=普遍低电位
介质无关接口引脚引脚号 | 引脚名 | 引脚类型 | 功能描述 |
37 | LINK_I | I | 外部介质无关接口器件连接状态 |
38、39、40、41 | RXD [3:0] | I | 外部介质无关接口接收数据 4位 半字节输入(同步于接收时钟) |
43 | CRS | I/O | 外部介质无关接口的载波检测 |
44 | COL | I/O | 外部介质无关接口的冲突检测,输出到外部设备 |
45 | RX_DV | I | 外部介质无关接口数据有效信号 |
46 | RX_ER | I | 外部介质无关接口接收错误 |
47 | RX_CLK | I | 外部介质无关接口接收时钟 |
49 | TX_CLK | I/O | 外部介质无关接口发送时钟 |
50~53 | TXD[3:0] | O | 外部介质无关接口发送数据低4位输出 TXD[2:0]决定内部存储空间基址:TXD [2:0]) * 10H + 300H |
54 | MDIO | I/O | 外部介质无关接口串行数据通信 |
57 | MDC | O | 外部介质无关串行数据通信口时钟,且与中断引脚有关 该引脚高电平时候,中断引脚低电平有效;否则高有效 |
引脚号 | 引脚名 | 引脚类型 | 功能描述 |
1 | IOR# | I | 处理器读命令 低电平有效,极性能够被EEPROM修改,详细请参考对EEPROM内容的描述 |
2 | IOW# | I | 处理器写命令 低电平有效,同样能修改极性 |
3 | AEN# | I | 芯片选择,低电平有效 |
4 | IOWAIT | O | 处理器命令就绪 当上一指令没有结束,该引脚电平拉低表示当前指令需要等待 |
14 | RST | I | 硬件复位信号,高电平有效复位 |
1~6 82~89 | SD0~15 | I/O | 0~15位的数据地址复用总线,由CMD引脚决定当期访问类型 |
93~98 | SA4~9 | I | 地址线4~9;仅作芯片选择信号 SA4~9:TXD0~2 ,011)被选中 |
92 | CMD | I | 访问类型 高电平是访问数据端口;低电平是访问地址端口 |
91 | IO16 | O | 字命令标志,默认低电平有效 当访问外部数据存储器是字或双字宽度时,被置位 |
100 | INT | O | 中断请求信号 高电平有效,极性能修改 |
37~53 56 | SD31~16 | I/O | 双字模式,高16位数据引脚 |
57 | IO32 | O | 双字命令标志,默认低电平有效 |
EEPROM引脚引脚号 | 引脚名 | 引脚类型 | 功能描述 |
64 | EEDI | I | 数据输入引脚 |
65 | EEDO | I/O | EEPROM数据引脚 与WAKEUP引脚一起定义访问数据存储器的总线宽度 WAKEUP EEDO 总线宽度 0 0 16位 0 1 32位 1 0 8位 1 1 未定义 |
66 | EECK | I | 时钟信号 |
67 | EECS | I/O | 片选 也做LED模式选择引脚 高电平时,LED模式1,否则模式0 |
注意:EECS EECK EEDO引脚都内部自带60KΩ的下拉电阻
4.功能描述
1、总线
总线是ISA总线兼容模式,8个IO基址,分别是300H, 310H,320H, 330H, 340H, 3
收发器 变压器 电压 CMOS 总线 电阻 LED 相关文章:
- 基于EPA与IEEE802.15.4两用手抄器的设计(06-01)
- 基于ARM处理器的MVB 2类设备研究(06-16)
- 基于MSP430及PROFIBUS的监测子站设计(06-12)
- TI详解其业界首款工业用隔离式CAN 收发器(07-27)
- 用无线控制器减少家庭电力消耗(08-18)
- 基于nRF905智能小区照明控制系统设计(08-20)
