SoC的技术支持及嵌入式系统设计

二、IP在SoC中的地位  

在IC设计中，IP成为独立技术的时间虽然不长，但发展却非常迅速。ASIC领域许多文集、报告中有关IP的内容剧增。CICC 1997年会议文集的"单元建库"分册已有IP的报导，1998年CICC的文集关于IP的报导就增加到3个分册[3]，1999年美国ICE（IC Engineering）编辑的"ASIC Status'99"讨论IP的篇幅占到了1/3。IP技术受到广泛重视的主要原因是它为SoC的设计提供了有效途径，是SoC的技术支撑。  

1. IP技术的进展  

实际上，IP的概念在IC设计中已经使用了将近20年，应该说标准单元库（standard cell lib）就是IP的一种形式。工艺加工厂（Foundry）为扩大业务，便以精心设计并经过工艺验证的标准单元吸引IC设计师成为它的客户，向他们免费提供数据资料；IC设计师也乐于使用成熟、优化的单元完成设计，既可以提高效率，又可以减少设计风险。设计师一旦以这些数据完成设计，自然也就要到这家Foundry去做工艺流片，这样，Foundry便达到扩大营业的目的。使用者除与Foundry签定"标准单元数据不扩散协议"之外，无须另交单元库的使用费，因此Foundry并没有直接收到IP的效益，只是通过扩大营业间接收到单元库的IP效益。这就是IP的最初级形式。  

今天的IP已远不是这个水平，已经成为IC设计的一项独立技术，成为实现SoC设计的技术支撑，成为ASIC设计方法学中的学科分支。  
从集成规模上说，现在的IP库已经包含有诸如8051和ARM7等微处理器、320C30等数字信号处理器、MPEGII等数字信息压缩/解压器在内的IC模块，这些模块都曾是具有完整功能IC产品，广泛用来与其他功能块一起在PCB上构成系统的主板。如今微电子技术已经具有实现系统集成的功能，因此这些IC便以模块"核"（core）的形式嵌入ASIC和SoC之中。  

从设计来源上说，单纯靠Foundry设计IP模块已远不能满足系统设计师的要求。今天的IP库需要广开设计源头，汇纳优秀模块。不论出自谁家，只要是优化的设计，与同类模块相比达到芯片面积最小、运行速度最快、功率消耗最低、工艺容差最大，就有人肯于花钱使用这个模块的"版权"，便可以纳入IP库，成为IP的一员。  

2. IP设计的层级  

由于今天IP模块的集成规模已经达到系统级的水平，按照ASIC设计方法学的要求已经需要完成行为(behavior)、结构(structure)和物理(physical)三个设计域（design domain）的设计，因此，这些模块/子系统也就在三个层级上分别成为了软IP(soft IP)、固IP（firm IP）和硬IP（hard IP）。  

软IP是设计投入最少的层级，只完成RTL级的行为设计，以硬件描述语言描述文本的形式提交使用。这个HDL描述一定经过仿真验证，使用者可以用它综合出正确的门级网表。软IP一定是优化的行为域设计，与其他设计相比它所需的硬件开销最小。软IP的优点是有最大的便携性，不受实现条件的限制，同时也给后续设计留有更大的创新空间，使用者根据单元库的条件可以完成更具新意的结构设计。软IP最主要的缺点是对模块的预测性太低，增加了设计的风险，使用者在后续的设计中仍有发生差错的可能。  

固IP比软IP有更大的设计深度，已完成了门级综合、时序仿真等设计阶段，以门级网表的形式提交使用。只要用户单元库的时序参数与固IP相同，就具有正确完成物理设计的可能性。硬IP是IP模块的最高层级，涉及广泛内容，将在下一节中重点讨论。  

长期以来，ASIC设计能力低于IC工艺能力的状况一直困扰着IC设计师和EDA设计师，因此，不得不采用比最先进滞后两代的工艺制作ASIC。当DRAM已经使用0.18μm制作，CPU采用0.25μm工艺的时候，而制作ASIC仍然采用0.35μm，甚至0.5μm的工艺。IP技术的形成将对缩小设计与工艺能力的差距，直到扭转设计落后的局面发挥重要作用。  

由于IP重用使双方受益：IP提供者可以获得直接效益；IP使用者，特别是硬件IP使用者，不仅可以节省开发费用，因为自己研制所花的费用远多于使用IP的费用，而且更重要的是减少了设计风险，缩短了设计周期，因此IP技术一经形成便迅速发展。据ICE的统计和预计，1995年的ASIC设计中只有9%使用IP，到1997年已上升至20%，1999年达到47% ，预计到2003年将有84% 的 ASIC 设计使用IP ，未使用IP的ASIC只有 16%。   

3. 硬IP设计的重要性  

硬IP是IP的最高形式，同时也是最主要的形式。一定意义上说IP技术是从硬IP开始的，即把IC产品变成设计中可重复使用的IP模块。国际上对硬IP的开发和应用都非常重视，特别是近几年发展迅速，1998年比1997年增长80%，1999年比1998年增长50%。  

硬IP受到重视，首先，是因为它们可靠。这些IP模块的设计可以说是精雕细刻，设计与工艺的结合也是久经考验，使用这些硬IP完成系统设计不必再为模块担心，可以把精力全部用在模块的衔接上。其次，是硬模块使用方便，IP提供者把模块的芯片尺寸、端口位置、逻辑功能、时序关系以及驱动能力、功率消耗等等数据全部提交，系统设计者只须在芯片的适当位置留出IP模块的空间，把I/O端口衔接对准就算完成了对这个模块的处理，可以非常方便地完成IP模块的嵌入。第三，是硬IP的设计有相当难度，特别是在DSM阶段，密集的布局，窄长的互连，都引入十分严重的寄生效应；再加上高频率运转的要求，更增加了设计难度，需要投入大量的物理设计。可以这样说，SoC中的DSM设计主要体现在硬IP之中。所以，人们希望把这样的设计作为硬IP，省去重复开发的费用，况且重复开发还不一定能达到如此优化的程度。这里强调硬IP决无轻视软IP、固IP之意。对提出优化算法设计师的睿智，对做出创新结构设计师的才华应予十分重视，只有以这些算法和结构做基础，才能做出高质量的硬IP。每个硬IP都包含有软IP、固IP的成果。硬IP向使用者提供包括物理版图在内的全套设计的使用权，是可以落实在硅片上的IP，因此也称为"Silicon Intellectual Property（SIP）"。  

4. IP的标准  

随着对SoC重要性认识的日益深入，国内IC界对IP的谈论也越来越多，有些对IP的理解不够十分准确，比如把以前做过的IC设计都认为是IP。目前，尽管对IP还没有统一的定义，但IP的实际内涵是有界定的。  

首先，它必须是为了易于重用而按嵌入式专门设计的。即使是已经被广泛使用的产品，在决定作为IP之前，一般来说也须要再做设计，使其更易于在系统中嵌入。比较典型的例子是嵌入式RAM，由于嵌入后已经不存在引线压点的限制，所以在分立电路中不得不采取的措施，包括地址分时复用、数据串并转换以及行列等分译码等，在嵌入式RAM中都可以去掉，不仅节省了芯片面积，而且大幅提高了运算速度。  

其次，是实现IP模块的优化设计。优化的目标通常为"四最"，即芯片的面积最小、运算速度最快、功率消耗最低、工艺容差最大。所谓工艺容差大是指所做的设计可以经受更大的工艺波动，是提高加工成品率的重要保障。这样的优化目标是使用全自动化设计过程难于达到的，可是对于IP又必须达到，因为它要重复使用千百次，甚至更多。IP的每一点优化都将产生千百倍甚至更多的倍增效益。因此基于晶体管级的IP设计便成为完成IP设计的重要，或许也是主要方法。  

第三，要符合IP标准。与其他IC产品一样，IP进入流通领域后，也需要有标准。于是1996年以后，RAPID (Reusable APplication-specific Intellectual-property Developers)、VSIA（Virtual Socket Interface Alliance）等组织相继成立，协调并制订IP重用所需的参数、文档、检验方式等形式化的标准，以及IP标准接口、片内总线等技术性的标准。虽然这些工作已经开展几年，也制订了一些标准，但至今仍有大量问题要解决，例如不同嵌入式处理器协议的统一、不同IP片内结构的统一等，都是十分复杂的问题。  

可以想到，要完成一个易于嵌入的、实现优化的、符合标准的IP设计，需要更大的工程投入，一般来说要比一次性应用的设计增加2～7倍。因此，有些IP的使用费要价很高也是可以理解的。