CMOS触发器在CP边沿的工作特性研究

2.2 传输门在CP边沿的共同导通现象

CMOS传输门电路结构如图3所示。它是由增强型NMOS管T1和PMOS管T2的源极和漏极分别相接而成，其连接处就是传输门的输入端V1和输出端V0，PMOS管衬底接工作电源电压VDD，NMOS管衬底接地，电压0伏，加在两管栅极的是一对互补的控制信号C和C，它们的极性变换控制传输门输入端与输出端之间的导通与截止。


通常传输门中NMOS管开启电压VTN和PMOS管的开启电压VTP大小相等，即VTN=|VTP|=VT，且工作电源电压VDD>VTN+|VTP|。当C=0，c=1时，NMOS管和PMOS管的栅极和衬底之间电压均为零，源极和漏极之间不存在导电沟道，两管均截止，V1和V0之间是断开的。在C由0开始上升的过程中，当它上升到NMOS管的开启电压VTN时，相应的C则要由高电平VDD下降同样的幅度，即下降为VDD-|VTP|。这时NMOS管和PMOS管均开始导通。所以图1中TG2、TG3在CP′上升到VTN时便会开始导通，尽管TG1、TG4所加的控制信号与TG2、TG3是反相的，但这时它们的NMOS管和PMOS管的栅极对衬底的电压还在开启电压之上(因为VDD>VTN+|VTP|)，TG1、TG4还是处于导通状态，直到CP′上升到VDD-|VTP|(相应的CP′下降到VTN)时，TG1、TG4才会截止。可见CP′上升过程中，存在TG1、TG4和TG2、TG3共同导通的工作状态，共同导通的时间是CP′由VTN上升到(VDD-|VTP|)所经历的时间。


对CP′下降过程作同样分析可知，在CP′下降过程中，也会出现TG1、TG4和TG2、TG3共同导通的现象，共同导通的时间是CP′从(VDD-|VTP|)下降到VTN所经历的时间。

图1中传输门TG1、TG4和TG2、TG3在CP上升时共同导通时间tonr可由图4示意说明。图中CP是触发器时钟端输入信号上升沿波形，设其为线性上升,上升时间为tr。CP′和CP′分别为在CP作用下，G5、G6输出的折线近似波形，VTH是它们的阈值电压，通常近似为电源电压VDD的一半，即VTH≈1/2VDD。设反相器转换区电压大小为△V，由于它们的传输特性在阈值电压处有非常陡峭的变化，所以在CP上升过程中，当它小于(VTH-0.5△V)时，即未进入转换区时，CP′、CP′几乎不变。而CP电压处在转换区内，CP′和CP′均会急剧变化，当CP电压上升到VTH+0.5△V以后，则CP′、CP′又几乎不变。所以图4中曲线CP′和CP′采用了折线近似,它们的转折点分别为CP上升到VTH-0.5△V的t1时刻和上升到VTH+0.5△V的t2时刻,故CP′的下降时间和CP′的上升时间都等于CP在转换区内所经历的时间 。
VTH和VTP表示传输门中NMOS管和PMOS管的开启电压，由前面分析可知，CP上升过程中，TG1、TG4和TG2、TG3共同导通的时间是CP′由VTH升到(VDD-|VTP|)所经历的时间，也等于CP′由(VDD-|VTP|)下降到VTN的时间，故共同导通时间为tonr：


2.3 触发器在CP边沿的工作特性

2.3.1 在CP上升沿的工作特性

图1中CP′=0，CP′=1时，TG3断开，TG4导通。若Q′=1，Q=0，则表示反相器G1中的PMOS管导通，而NMOS管截止；反相器G4中的PMOS管截止，NMOS管导通。采用MOS管的开关等效电路，则主、从触发器之间的等效电路如图5所示。图中和Ron(P)是G1中PMOS管的导通电阻，Ron(N)是G4中NMOS管的导通电阻，a、b点分别为G2、G3的输入端，C2、C3是其输入电容，RTG3、RTG4是传输门TG3、TG4的导通电阻，开关K1、k4则表示其工作状态。


文献[3]表明，触发器最简单的版图布局结构选取所有器件有相同的宽长比W／L，所以Ron(P)≈Ron(N)≈RTG3≈RTG4=R，C2≈C3=C，在CP′上升沿传输门共同导通时间阶段tonr内，主、从触发器间的等效电路如图6所示。这是一个含有两个同类储能元件的二阶电路，固有频率只可能是两个不相等的负实根，电路的响应是欠阻尼的，利用拉普拉斯变换，可以求得a、b两点电压分别为：


式中T=RC是反相器G1～G4中MOS管的导通电阻与输入电容的乘积。

可以画出ua(t)和ub(t)的波形如图7所示。式(3)和图7(a)表明，在tonr期间，门G2的输入电压大于阈值电压，且在逻辑1区，从而通过G2的输出保证G1中PMOS管导通。式(4)和图7(b)表明，G3的输入电压将趋向阈值电压0.5VDD，一旦该电压进入阈值电压附近的转换区范围内，则G3被偏置在放大工作状态，对输入信号起放大作用。目前生产的CD4000系列和74HC系列的CMOS电路都采用带缓冲级的结构，线性增益很高，干扰信号或电路内部的噪声扰动会被放大并经G4又反馈到G3输入端，形成强烈的正反馈过程。因而出现了图2中的异变现象，直到CP′继续上升，传输门的共同导通时间结束，TG4截止(图6中K4断开)时为止。

在Q′=0，Q=1的条件下进行同样的分析，可得到类似的结果，这时：


式(5)所表示的G2输入电压小于阈值电压，在逻辑0区，从而通过G2的输出保证G1中NMOS管的导通，使Q′=0；而式(6)所表示的G3输入电压也会趋向阈值电压0.5VDD，使输出出现异变现象。