一种高速并行FFT处理器的VLSI结构设计

2.4基4蝶形单元

蝶形单元是FFT设计的核心部分,根据式(4)、(5)可得基4蝶形单元的结构如图4所示。它采用流水线结构,主要包括乘法器和加法器。蝶形运算单元可在一个时钟周期内完成一次蝶形运算。其中,4个操作数分别位于4个RAM中,3个旋转因子分别位于3个ROM中。由于运算可能产生溢出,所以需进行量化。本设计在每一级蝶形运算后采用量化右移两位处理。   

3 硬件设计及性能分析   

针对本文提出的结构采用Xilinx公司的Virtex-Ⅱ系列的xc2v250器件进行了1024点FFT处理器的VLSI结构验证。由于此器件包含大量的18×18位硬件乘法器、片内可配置RAM块以及触发器资源,因而便于硬件设计验证。输入及输出数据为18位,当系统的工作频率为100MHz时,完成1024点复数FFT运算所需时间将近13μs。部分仿真波形如图5所示。表3比较了几种FFT处理器的性能指标。

比较表明,本文提出的基4并行存储结构控制部件简单,地址生成速度快,数据访问并行处理解决了顺序访问的瓶颈问题。对于各种形如N=4的FFT运算能够达到极高的处理性能。   

OFDM作为一种可以有效对抗信号波形间干扰的高速传输技术,引起了广泛的关注。人们开始集中越来越多的精力开发OFDM技术在移动通信领域的应用,预计第三代以后的移动通信的主流技术将是OFDM技术。OFDM技术中各载波调制解调器的实现需要高速的FFT处理器。本文在分析了基4按时域抽取FFT算法特点的基础上,提出了一种高性能的FFT处理器实现结构。利用硬件并行无冲突的方法来访问数据存储器,与以往的设计相比大大提高了处理器的处理效率。同时系统结构规则,便于模块化,易于版图设计[11]。

经由硬件验证,系统性能完全可以满足OFDM对高速数据流的处理需求。

参考文献

1 http://nova.stanford.edu/"bbass/fftinfor.htm

2 http://dspvillage.ti.com/docs/catalog/dspdetails/dspplatformdetails.jhtm

3 http://www.xilinx.com/ipcenter

4 刘朝辉,韩月秋.用FPGA实现FFT的研究. 北京理工大学学报,1999;19(2)

5 D Cohen.Simplified control of FFT hardware.IEEE Transon Acoustics,Speech, Signal Processing,1976;24(12)

6 马余泰.FFT处理器无冲突地址生成方法．计算机学报,1995;18(11)

7 A.Norton, E.Melton.A class of Boolean linear transformations for conflict-free power-of_twostride access.in Proc.Int.Conf.Parallel Processing,St.Charles,IL,USA. 1987

8 D.T.Harper.Block,multistride vector,and FFT accesses inparallel memory systems. IEEE Trans.Paralel and Distrib.Syst.,1991;2(1)

9 Ayman M.El-Khashab.A Module Pipelined Implementa-tion of Large Fast Fourier Trasfo
rms.IEEE Transaction onSignal Processing,2002;(39)

10 Knight W R,Kaiser R. A simple fixed-point error bou-nd for the fast Fourier transform[J].IEEE Trans Acous-tics,Speech and Signal Proc,1979;27(6)

11 马维桢.快速傅立叶变化的发展现状.华南理工大学学报,1995;5