龙芯2号PC104 Plus处理器模块设计

PC104 Plus标准由IEEE标准化组织于1997年制定，对原PC104标准进行了扩展。PC104 Plus总线由两部分组成，分别与PCI总线和ISA总线完全兼容。该标准制定了一种体积小、功耗低、连接灵活的嵌入式总线规范。由于其具有超小型、高集成度、高可靠性等特点，目前已被广泛应用于工业控制、航空航天、军事等领域中。

龙芯2号是中国科学院计算技术研究所自主研发的国内首款64位高性能通用CPU，已经批量生产的龙芯2C （Godson 2C]CPU经实测性能达到了奔腾3系列500MHz水平。基于龙芯2号设计相应的PC104 Plus处理器模块，将填补我国通用处理器在PCI04 Plus产品领域的空白，为国产通用处理器的应用提供一个新的途径。对比市场上基于x86体系结构的对应产品，龙芯2号由于采用了RISC体系结构，具有高性能、低功耗等特点，因此基于龙芯2号的PC104 Plus处理器模块将有很大的优势和很高的性价比。

1 系统设计

PC104 Plus处理器模块是一个小型化但功能完整的CPU主板系统，在设计时必须为龙芯2号选择相应的北桥和南桥等配套芯片。龙芯2号采用了工业标准的64位SYSAD系统总线接口，因此相应地选用了Marvell公司的GT64240A作为JPC104 Plus处理器模块中龙芯2号的配套北桥。在系统中，南桥采用了Intel的82371芯片，该芯片通过PCI总线与系统北桥相连接，可提供两个IDE接口、两个USB接口并对外提供ISA总线接口。SUPERIO芯片选用了Winbond的W83977，通过ISA总线与南桥连接。系统完整的结构图如图1所示。  


  
从图l中可以看出．龙芯2号与北桥直接用SYSAD64总线连接，并从北桥的SDRAM接口扩展了一个SODIMM槽，可直接使用市场上的笔记本内存条。方便用户进行内存升级和更换，最大可支持到256M。BIOS启动电路从北桥的32位DEVICE口扩展，可支持8位F1lASH或EEPROM为BIOS启动芯片。GT64240支持两个PCI口，在设计中采用了PCI0连接系统南桥芯片。PCI 1连接到PCI Plus插座，用于扩展其他PCl04 Plus模块。南桥和superIO提供了系统的外设接口，并同时将ISA总线扩展到PC104插座。为了提高系统的可靠性，通过北桥的MPP端口(多功能口)扩展了看门狗电路和扬声器电路，可用于系统恢复和报警。
  
2 关键技术

PC104 Plus系统通常用于对应用空间有较高要求的环境或工业、野外等恶劣环境中，因此要求模块体积小并且可靠性高。以下对系统设计中的关键技术进行阐述。

2．1 电源方案设计

电源是整个系统的关键，电源的性能在很大程度上将直接影响系统的可靠运行。实践经验表明，在工业控制计算机因外部干扰引起的故障中，80％以上都是因为电源的原因产生的。

在本系统中采用单-5V电源供电，可避免由多电压供电带来的潜在不稳定性，其设计示意图如图2所示。其中，1.8V提供给CPU和北桥所需的core电压。3.3V为VIO电压以及sdram等电路的供电电压。为提高系统的可靠性，接在5V电源上的TVS管可实现电路过压保护，而由二极管组成的电路可提供对3.3V和1.8V电源的掉电保护。


  
为实现板上DC-DC的转换，可考虑采用LDO线性转换电源或开关电源。LDO成本远低于开关电源,但发热量大，使用时需要较大的散热面积，很难满足PCl04主板的散热和工业工作环境温度的要求。因此本设计采用了TI公司的非隔离集成开关电源产品，该电源能正常工作在-40℃～85℃，占用空间小，可直接焊在PCB上使用。另外，由于为集成的产品，免除了用户的调试,可靠性高，非常适合于嵌入式应用，但成本相对较高。

2．2 复位电路

GT64240北桥芯片缺少对龙芯2号CPU进行复位的功能支持，在配套使用时需设计CPU复位电路。同时由于在系统中采用了不同厂家的芯片，因此确定CPU及各个芯片之间的复位顺序也是一个很关键的问题，复位顺序不正确将导致系统不能正常工作。龙芯2号的复位时序如图3所示。为保证时钟的稳定性，应使V∝(CPU IO电压)稳定在3V以上至少lOOms后，再由复位电路向CPU发出VccOK信号，此后确保冷复位信号(ColdReset*)至少持续64K个系统时钟周期，而软复位信号(Reset*)应在冷复位信号无效后至少64个系统时钟周期后置为无效。这样可确保CPU能进入正常工作状态。  


  
为了保证CPU正常的上电复位时序和各个系统芯片之间的复位顺序，设计了如图4所示的系统复位电路。该系统的核心为-EPLD器件EPM7128。电源监控芯片max708在检测到输入电压V∝稳定时给出200ms左右的V∝OK信号，满足系统时钟稳定所需要的至少lOOms的时间。EPLD片内逻辑电路检测到V∞OK信号后，内部计时电路开始工作，准确地给出CPU和所有系统芯片的复位信号。  


  
该方案对系统所有的复位信号统一管理，能确保所有复位信号的正确顺序。EPLD的可重复编程性可方便后期调试和调整，具有很强的灵活性。片内多余的逻辑可用于系统所需的简单逻辑器件，避免了采用过多的分立逻辑器件，在提高系统可靠性的同时节省了PCB空间。