处理器设计的谬误(3)

果就是在处理器的架构上迫使采取新的发展方向。首先，在这些新方向当中的一个方向就是需要采用更加高效率的高速缓存。在目前的 高速缓存中保存的那部分数据当中，有0.05%~33%是活跃的(在被逐出之前将被再次刷新)。那意味着处理器高速缓冲存储器的大多数空间通常填满了不流 动、无用的数据以及指令。经改善的高速缓冲存储器的管理逻辑能够把高速缓存与主存储器之间的流量减少为原来的1/2乃至1/100，因此，对硅片是一种明 智的支出。提高高速缓存效率的一个途径就是以比高速缓存更精细的粒度来高速缓存各个对象，从而提高高速缓存标签的开销但降低对带宽的要求。

　　把处理器的主存储器集成在同一颗处理器芯片上，能够有效地把整个片上主存储器做在高速缓存之中，从而消除存储器的层次并充分减少存储器的开销。 在这个方向上进一步推进设计，就产生了把微处理器嵌入至独立存储器阵列的、以存储器为中心的架构。这就是MPSOC(多处理器系统级芯片)的领域，它寻求 把整个处理负荷分布在大量小的、廉价的、以低速率运行的处理器上。因此，MPSOC很可能成为未来高性能处理器的架构。（本文译自《微处理器报告》）

参考文献：

[1] BURGER D, GOODMAN J R, KAGI A. Limited Bandwidth to Affect Processor Design[J].  IEEE Micro, 1997(11-12), 55-62
[2] FLYNN M J, HUNG P, RUDD K W. Deep-Submicron Microprocessor Design Issues[J]. IEEE Micro, 1999(7-8), 2-13
[3] NURMI J. Processor Design: System-On-Chip Computing for ASICs and FPGAs[M[. [S.I.]. 2007
[4] FAGIN B, PATT Y, SIRNI V, etc. Compiling Prolog into Microcode: A Case Study Using the NCR/32-000. Proceedings of the 18th IEEE Microprogramming Workshop, 1985[C]
[5] Halfhill T. AMD K6 Takes On Intel P6[J/OL]. 1996(1). http://www.byte.com/art/9601/sec7/art1.htm/