DS90C363/DS90CF364LVDS发送/接收器在数字RGB液晶屏上的应用

1 引言

当今，配备数字RGB接口的TFF液晶显示屏以其图像清晰、接口简单和亮度高等特点而在电脑笔记本、GPS、机顶盒、WebPad等设备中得到了广泛应用，但是由于驱动显示屏的视频信号频率较高而无法直接进行较远距离传输。为此，可以在图形控制器到LCD之间的FPD(Flat Panel Display)链路中采用LVDS(Low Voltage Differential Signaling)技术来克服这一问题，实际使用证明：经它引接后的传输距离可扩大至10米左右，从而充分满足了液晶屏的一般应用场合。

数字RGB视频信号中除了包括图像信号之外，还包括行同步、场同步、像素时钟等信号，其中像素时钟信号的最高频率可超过28MHz。低电压差分信号技术(LVDS)的采用可以充分避免长距离传输带来的衰减和信号间的相互串扰，LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出可保证低噪声和低功耗，其优点包括可支持高速数据传输、省电、噪声小、电磁干扰微弱，成本低廉、集成度高等。

2 LVDS的应用环境

图1所示是一种LVDS技术的应用环境示意图，其中处理器采用CIRRUSLOGIC公司生产的具有ARM内核的EP7312嵌入式处理器，图形控制接口芯片采用EPSON公司的SEDl356彩色图形控制器，它使用2M字节的EDO-DRAM，FPD链路采用美国国家national半导体公司的21位LVDS发送／接收器DS90C363／DS90CF364传输套片，液晶屏采用SHARP公司的LQ64D34118位TFT6．4寸高亮屏，另外还配备有与之兼容的逆变器和触屏。


SEDl356是一个可以适用多种CPU和多种DRAM的彩色LCD和CRT／TV的显示控制芯片，它共有114个寄存器，可以灵活地对各种不同的显示方式进行设置，功能非常强大，CPU总线类型有SH-4／SH-3 Bus interface、MC68K Bus、MC68K Bus、MIPS／ISA、PowerPc、PC Card(PCMCIA)、Philips PR31500／PR31700／ToshibaTX3912及通用类型总线等。它可以同时输出数字信号和模拟信号(数字RGB、模拟RGB和复合视频)，并且这两类信号可各自独立，以便同时管理LCD和CRT／TV并显示不同的图象。SEDl356可以支持16色、256色和真彩色的色彩结构。对于TV电路，该控制芯片可支持TV的NTSC制式和PAL制式显示；而在NTSC制式中，它则可支持从400X 396到720X484的多种分辨率。

3 DS90C363／DS90CF364简介

3．1结构特点

图2是DS90C363／DS90CF364传输套片的内部结构，该套片为18位FPD链路，工作电压为3．3V，套片整体功耗小于250mW，采用48引脚TSSOP封装，体积小巧。其中DS90C363发送器可将18bitRGB数据和3位LCD定时和控制数据(FPLINE／GHS(行同步)、FPFRAME／GVS(场同步)、DRDY／ENAB／GHREF(水平显示使能))在一个时钟周期内转换成混合的3组LVDS数据流，同时在第四组LVDS链路上将像素移位时钟信号(FPSHIFT／CK)发送出去。时钟信号的每个周期都将对上述21位数据和控制信号进行采样和发送。例如在65MHz发送时钟频率下，每个LVDS通道的发送速率可高达455Mbps，数据吞吐量为每秒170兆字节。为了方便使用，该发送器可通过一个专门引脚设置为上升沿或下降沿触发。而DS90CF364接收器则可将接收到的LVDS数据流解混合，从而将其转换成TIL／CMOS数据，接收器要求的下降沿触发不影响发送器触发沿的选择。该套片支持VGA、SVGA、XGA或更高的分辨率。在使用时，设计者不需改变原先电路的连接关系，其最远传输距离可达10米。


该套片的主要特点如下：

支持20-65MHz范围的像素移位时钟；
具有节能模式(小于0．5mW)；
带宽最高可达170Mbyte／s；
吞吐量最高可达1．3Gbps；
工作温度范围为-40～85℃；
具有很低的电磁干扰(EMl)；
兼容于TIA／EIA-644LVDS标准；
静电释放(ESD)速率大于7kV。

3．2引脚功能

图3给出了DS90C363和DS90CF364的引脚排列，其中发送器DS90C363的引脚功能如下：


TxIN0～TxIN20：TEL电乎数据输入，其中包括6红、6绿、6蓝以及3个控制线-FPLINE(HSYNC)、FPFRAME(VSYNC)和DRDY(Data Enable)；
TxOUT+：LVDS差分数据输出的正端；
TxOUT-：LVDS差分数据输出的负端；
TxCLK IN：TIL电平时钟输入，一般在其下降沿激活数据。
R_FB：可编程触发选通；
TxCLK OUT+：LVDS差分时钟输出正端；
TxCLK OUT-：LVDS差分时钟输出负端；
PWR DWN：TTL电平输入，当设置为低时为三态，以确保在节能状态的低电流；
Vcc：用于TTL的电源引脚；
GND：用于TTL的电源地；
PLL Vcc：用于PLL，的电源引脚；
PLL GND：用于PLL的电源地；
LVDS Vcc：用于LVDS输出的电源引脚；
LVDS GND：用于LVDS输出的电源地。
接收器DS90CF364引脚功能如下：
RxOUT0～RxOUT20：TTL电平数据输出，包括6红、6绿、6蓝以及3个控制线-FPLINE(HSYNC)、FPFRAME(VSYNC)和DRDY(Data Enable)。；
RxIN+：LVDS差分数据输入的正端；
RxIN-：LVDS差分数据输入的负端；
RxCLK OUT：TTL电平时钟输出，通常在其下降沿激活数据；
RxCLK IN+：LVDS差分时钟输入正端；
RxCLK IN-：LVDS差分时钟输入负端；
PWR DWN：TTL电平输入，当设置为低时，输出为三态，以便确保在节能状态下的低电流；
Vcc：用于TTL的电源引脚；
GND：用于TTL的电源地；
PLL Vcc：用于PLL的电源引脚；
PLL GND：用于PLL的电源地；
LVDS Vcc：用于LVDS输出的电源引脚；
LVDS GND：用于LVDS输出的电源地。

4 设计应用

本文所介绍的系统板设计并不是太难，但需注意以下两点：

(1)PCB板设计

最好使用4层板，从顶层到底层的顺序依次为LVDS信号层、地层、电源层、TFL信号层，这样可使TIL信号和LVDS信号相互隔离，否则T1L可能会耦合到LVDS线上，鉴于上述原因，设计时最好将TIL和LVDS信号放在由电源／地层隔离的不同层上。安装时，LVDS发送器和接收器应尽可能地靠近连接器的LVDS端。使用分布式的多个电容来旁路LVDS设备时，表面贴电容应尽量靠近电源／地层管脚放置，以进行更好地滤波和防止电源干扰。电源层和地层应尽量布一些粗线，以保持PCB地线层返回路径宽且短，应该利用地层返回铜线的电缆连接两个系统的地层，可使用多过孔(至少两个)将其连接到电源层(线)和地层(线)，表面贴电容可以直接焊接到过孔焊盘以减少线头。所有未使用的LVDS接收器输入管脚均应悬空，同时所有未使用的LVDS和TIL输出脚也应悬空，并将未使用的TIL发送／驱动器输入和控制／使能管脚接到电源或地端。

(2)电缆选择

使用受控阻抗媒质时，其差分阻抗约为100Ω，因而不会引入较大的阻抗不连续性，但就减少噪声和提高信号质量而言，平衡电缆(如双绞线对)通常比非平衡电缆好。电缆长度小于0．5m时，大部分电缆都能有效工作，距离在0．5-10m之间时，CAT 3(Categiory 3)双绞线对电缆的效果较好，因此，在距离大于10m并且要求高速率时，建议使用CAT 5双绞线对。如需在噪声环境中提高可靠性，最好选用带屏蔽层的电缆，每对电缆之间一定要靠紧，并且应在尽量靠近接收器的每对平行线正端和负端之间连接一个100Ω的表面贴终端电阻，该电阻可在设计时起到终止环流信号的作用。另外在接收端串接一个变压器可以减小干扰并避免LVDS驱动器和接收器地电位差所产生的影响。

该芯片组的应用连接示意图如图4所示，设计时可参照该图进行。