微波EDA网,见证研发工程师的成长!
首页 > 微波射频 > 射频工程师文库 > 4G空中接口通用的OFDMA和MIMO技术

4G空中接口通用的OFDMA和MIMO技术

时间:03-10 来源:互联网 点击:

无线网络通信正在不断发生着变化。所有新的4G空中接口(WiMAX、LTE、UMB、802.20、WiBRO、下一代PHS等等)都共享着某些公共的技术:所有接口都基于正交频分多址接入(OFDMA);所有接口使用MIMO(多入多出);所有接口都采用"扁平化架构"并且都基于IP(互联网协议)。

本文将讨论其中的前两项:具体地说,首ff先是介绍如何实现OFDMA的核心DSP算法,然后是被LTE用来实现上行链路的新技术,最后简要介绍用于WiMAX和LTE的MIMO(所有IP方面的内容不在本文讨论范围内)。本文讨论的前提条件是采用软件定义的架构。

OFDM使用大量紧邻的正交子载波。每个子载波采用传统的调制方案(如正交幅度调制)进行低符号率调制,其数据速率保持与相同带宽下的传统单载波调制方案相同。增强性能的OFDMA技术允许通过给多个用户分配特殊频率并共享信道。

采用单载波方案的OFDM的主要优点是无需复杂的均衡滤波器就能够应付多种信道条件。例如,很长的铜线中产生的高频衰减,窄带干扰以及由于多径导致的频率选择性衰落。由于OFDM可以看作使用许多慢速调制的窄带信号,而不是使用一个快速调制的宽带信号,因此信道均衡可以得到简化。低符号率可以充分利用符号间可提供的保护间隔,从而使得处理时域扩展(time-spreading)成为可能,并能消除码间干扰(ISI)。

在目前为止的大多数系统中,如WiFi、16d和16e WiMAX和LTE下行链路,核心算法一直是FFT。然而,LTE上行链路进行了革新,要求使用更复杂的离散傅里叶变换(DFT)。

所有这些系统不仅需要高速FFT处理,而且要求灵活性。频增的市场压力要求供应商发布的产品兼容较早的标准,但也必须具备足够的灵活性,以便能通过简单的软件升级而升级到最终版本,或者是让同一个系统支持不同的模式或不同的标准(如用于LTE和WiMAX的公共平台)。

然而,也可以采用可编程平台,这种可编程平台可以在灵活的软件引擎上高效地实现面向硬件的算法。picoChip公司的高性能PC102就是一个很好的例子,它结合了软件开发环境的面市时间和提取优势以及在算法中采用并行机制带来的性能优势。

FFT其实就是离散傅里叶变换(DFT)的一种高效实现。对于一个N点DFT来说,直接实现要求N2次复杂的乘法与加法运算,但作为一个提供难以置信的效率增益的完美例子,经典的FFT只要求N2N次运算。

有两种方法可以将DFT减少为一系列更简单的运算。一种方法是执行频域抽取,另一种方法是执行时域抽取。这两种方法需要相同数量的复杂乘法和加法运算。两者的主要区别是,时域抽取接受数字翻转的输入,产生正常顺序的输出,而频域抽取则接受正常顺序的输入,产生数字翻转的输出。输入和输出运算由所谓的蝶形运算完成。每个蝶形运算都要将输入乘上复杂的旋转因子e-j2πn/N。

流水线FFT可以采用对串行输入流的实时连续处理进行表征。面向硬件的方法通过尽量减少复杂乘法器的数量和所需的存储空间来减少硅片的成本或面积。这样可以在一定的面积上并行计算更多的单元。

FFT算法涉及到数据的暂时分离,这是由蝶形运算执行的一项任务。由于样值要从输入流中的不同点处获取,因此流水线FFT需要对数据进行缓存和重新排序。目前有许多不同的架构可以解决这个问题。本文的FFT用例采用了标准的radix-4频域抽取算法。

1 FFT的picoArray实现方案

picoChip PC102是一款高性能的多核DSP,专门针对无线做过优化。它在单个裸片上集成了300多个种类略有不同的处理器(或"阵列单元"):每个处理器均是自带存储器的传统16位哈佛结构DSP,如表1所示。

\
表1:PC102处理器变化和存储器分布(*FFT的最大数量受限于可用MEM类AE的数量)

picoArray编程模型使得组装流水线结构变得非常容易,这也是实现FFT所用的方法。举例来说,每个radix-4蝶形运算包括4个复杂的乘法(注意,第4个蝶形运算只包含复杂的加法),并被映射到一个独立的处理器。每个阵列单元都是从内部总线获取输入数据,经过处理后再向流水线中的下一个DSP提供输出。由于总的吞吐量受限于最慢的阵列单元,因此理想情况下阵列单元上的每个环回都应花相同数量的周期才能实现最佳的性能。例如,如果每个阵列单元在8个周期内处理每个样值,那么最大吞吐量在160MHz时可达每秒20M个采样。

FFT实现接收16+j16、左对齐、按顺序输入的数据,提供16+j16、也按顺序的输出数据。在每个蝶形运算中会发生位增加现象,其中2个位用于加法,16个位用于复杂的乘法,这种位增加在采用就近舍入策略的40位STNA2 AE累加器中很容易管理。这种机制可以保持中间值的最佳可能精度 ,从而达到较高的输出数据信噪比。图1a显

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top