GPS自适应调零天线信号处理部分设计

字上变频恰好与之相反。由于变频芯片处理多路数据，所以选择GC5016作为专用数字变频器件，该器件是TI公司推出的宽频带4通道的可编程数字上/下变频转换器，提供150M sample·s-1时钟，具有杰出的3G性能、灵活的宽带数字滤波、多个输入与输出接口选项以及超低功耗。4个完全相同的处理通道能独立配置成上变频，下变频或者是两个上变频和两个下变频组合的通道。满足了设计对变频芯片的要求。

1.3 A/D模块

A/D器件的选择应该保证系统设计功能和性能的实现，主要应从4个方面考虑：(1)A/D速率的选择：输入到A/D的中频信号为16MHz，按照Nyquist采样定理，系统应该给A/D 32MHz的采样速率，但这个采样数据速率不能满足算法对数据量的需求，根据算法需求采样率应在60MHz以上。(2)采用分辨率较高的器件：A/D器件的分辨率主要取决于器件的转换位数和器件的信号输入范围，由此可见，分辨率越高A/D器件的信噪比就越高。根据加干扰GPS信号的动态范围较大的实际特点，需要选择16位或以上的A/D器件。(3)根据环境条件选择A/D转换芯片的环境参数。因项目对功耗不敏感，所以不作为选型主要因素。(4)根据接口特征选择合适的A/D芯片。由于上下变频器件种类较少，所以需要根据变频器件接口来选择A/D器件，保证A/D器件能和变频器件实现无缝连接。但需要考虑电平和编码方式等。

综上4个方面考虑，以及参考A/D公司资料，最终选择AD9460作为A/D转换器。AD9460具有79dB的信噪比，并且以130Msample·s-1的高速中频采样速率达到16位的精密度，AD9460以80Msample·s-1采样率工作时，其功耗为1.4W。

根据抗干扰调零算法的要求：7路中频模拟信号经过A/D后还应保证数据同步，为保证7路数据同步，使用副FPGA给7个A/D提供相同的时钟信号，在PCB上保证副FPGA到7个A/D芯片的时钟线为同样长，这样即可在硬件上保证数据同步。

1.4 D/A模块

数据经过算法处理后，输出经数字上变频还原成中频模拟信号，需要选择与之相适应的D/A转换芯片。选择D/A转换芯片时需要考虑3方面因素：(1)D/A的转换精度，在实际中D/A转换器会受到电路元件参数误差，基准电压不稳和运算放大器的零漂等因素影响，应采用精度较高的D/A转换器芯片。(2)对照上变频芯片输出数据的编码方式、数据位数以及速率等，选择D/A转换器芯片与之无缝连接，还应考虑D/A输出动态幅度是否可以满足射频端的要求。(3)根据环境条件选择A/D转换芯片的环境参数。

最终选择AD9747作为D/A转换芯片。AD9747是宽动态范围，双通道数模转换器，分辨率达到16bit，最高采样速率为250Msample·s-1，该转换器具有直接转换传输应用特性，可以和正交调制器进行无缝连接，标志着D/A器件转换精度的两个参数，DNL值为2LSB，INL值为4LSB满足了系统对D/A器件的要求。

2 测试信号处理系统

以上是信号处理系统硬件的详细设计过程，为验证信号处理模块硬件能够正常工作，首先用数字信号发生器给7路A/D加上频率16MHz，峰峰值1V，偏置为0.5V的正弦波，7路正弦波经过A/D采样，经下变频到达FPGA模块，再使用Xilinx公司提供的ChipScope观察7路信号的波形。图3和图4为其中两路使用ChipScope在FPGA中观察到的波形。

由图像观察可知，两路信号在幅值和相位上大体一致。信号之间的不同步是由于电路板固有因素造成，如布线、芯片之间的差异等。因为算法对数据同步有严格要求，所以对这两路信号做幅相校正。

做幅相校正后，两路信号完全重合，满足算法对数据同步的要求。同样，其余几路经过测试，与这两路情况相同。从而验证了从A/D模块到FPGA模块在硬件上满足设计要求。在FPCA中把任一路信号直通给上变频芯片，然后由D/A模块输出，用示波器观察会发现一个频率为16MHz的正弦波。这就验证了FGPA到D/A模块在硬件上也是满足设计要求的。

3 结束语

文中完成了数字调零天线信号处理系统的硬件设计，通过测试验证了硬件的正确性，能满足数字调零天线算法的要求。下一步工作：(1)与射频端进行对接，完成整个硬件系统的调试工作。(2)把数字抗干扰调零算法在FPGA中实现。