基于S参数的RF开关模型高频验证

会看到一个凸起；若端接电阻值稍低于匹配阻抗，则在TDR响应中会出现一个凹陷。对于容性或感性端接，将看到相似的响应，因为电容在高频时短路，电感在高频时开路。

　　在所有影响TDR响应精度的因素中，最重要的一个是沿信号路径发送的TDR脉冲的上升时间。脉冲的上升时间越快，则TDR可以分辨的特征越小。

　　根据TDR设备设定的上升时间，系统可以检测的两个不连续点之间的最短空间距离为：

　　（9）

　　其中：

　　lmin = 从信号源到不连续点的最短空间距离

　　c0 = 光在真空中的传播速度

　　trise = 系统的上升时间

　　εeff = 波在其中行进的介质的有效介电常数

　　若是检测相对较长的传输线路，20 ps到30 ps的上升时间即足够；但若要检测集成电路器件的阻抗，则需要比这快得多的上升时间。

　　记录TDR阻抗测量结果有助于解决传输线路设计的各种问题，如错误的阻抗、连接器结点引起的不连续以及焊接相关问题等。

　　精确记录S参数

　　一旦完成PCB和系统的设计与制造，就必须在设定的功率和一系列频率下利用VNA记录下S参数；VNA应经过校准，确保记录的精确性。校准技术的选择取决于多种因素，如目标频率范围和待测器件（DUT）所需的 参考平面等。

　　校准技术

　　图4显示了双端口系统的完整12项误差模型及其系统性影响和误差源。测量频率范围会影响校准选择：频率越高，则校准误差越大。随着更多误差项变得显著，必须更换校准技术以适应高频影响。

　　图4. 完整的双端口12项误差模型

　　一种广为采用的VNA校准技术是SOLT（短路、开路、负载、透射）校准，也称为TOSM（透射、开路、短路、匹配）校准。它很容易实现，只需要一组已知的标准元件，并在正向和反向两种条件下进行测量。标准元件可以随同VNA一起购买，或者从其他制造商购买。对标准元件进行测量后，就可以确定实测响应与已知响应的差异，从而计算系统性误差。

　　SOLT校准将VNA测量的参考平面定位于校准期间所用同轴电缆的端部。SOLT校准的缺点是：参考平面之间的任何互连，包括SMA连接器和PCB走线等，都会影响测量；随着测量频率提高，这些会变成更大的误差源。SOLT校准只能消除图4中显示的6个误差项，但它能为低频测量提供精确的结果，并具有容易实施的优点。

　　另一种有用的VNA校准技术是TRL（透射、反射、线路）校准。该技术仅基于短传输线路的特征阻抗。利用两条传输线路彼此相差较短长度的两组双端口测量结果及两组反射测量结果，就可以确定完整的12项误差模型。可以在DUT的PCB上设计TRL校准套件，以便利用该校准技术消除传输线路设计和互连引起的误差，并将测量的参考平面从同轴电缆移动到DUT引脚。

　　以上两种校准技术各有长处，但TRL可以消除更多误差源，因而能够为高频测量提供更高的精度。然而，TRL需要精确的传输线路设计和目标频率下的精确TRL标准元件，因此更难以实施。SOLT的实施则相对简单，因为大多数VNA都带有可以在宽频率范围内使用的SOLT标准套件。

　　PCB设计和实现

　　为了正确校准VNA，适当的PCB设计至关重要。TRL等技术可以补偿PCB设计的误差，但无法完全消除误差。例如，设计采用TRL校准的PCB时，S21（如RF继电器的插入损耗等）的值必须很低，为了精确测量S参数，需要考虑透射标准的回损（S11， S22）回损是指阻抗不匹配导致反射回信号源的输入功率。无论PCB走线的设计多么好，总是存在一定程度的不匹配。大多数PCB制造商只能保证?5%的阻抗匹配精度，甚至达到这一精度也是勉为其难。这种回损会导致VNA指示的插入损耗大于实际存在的插入损耗，因为VNA"认为"它向DUT发送了比实际发送量更大的功率。

　　随着要求的插入损耗水平的降低，将有必要减少透射标准贡献给校准的回损量。而测量频率越高，就越难以做到这一点。

　　要减少TRL设计的校准标准的回损，有几点需要特别注意。首先，传输线路设计非常重要，需要与PCB制造商密切协调，确保使用正确的设计、材料和工艺来实现所需的阻抗与频率曲线。连接器件的选择至关重要，必须能够在相关范围内满意地工作。选定连接器件后，还有必要确保连接器与PCB之间的结点设计良好，如若不然，它可能会破坏同轴电缆与PCB传输线路之间所需的50 Ω阻抗，导致系统回损增大。许多连接器制造商都会提供高频连接器的正确布局布线图纸，以及预设计的传输线路设计和PCB堆叠。找到一家能按此设计生产的PCB制造商可以大大简化PCB设计工作。

其次需要考虑PCB的装配连接器与PCB传输线路之间的结点至关重要，因此连接器的焊接会对过渡产生重大影响。连接不良或未对齐的连接器会破坏电感和电容之间的微妙平衡，从而影响结点的阻抗。图5是一个焊接不良的连接