智能网络设备开发中的硬件设计

3 存储器的考虑

对一个系统来讲，选择RAM是设计的一个很重要的方面，它会影响到产品的使用环境以及产品的全面的功能需求。应用本身往往会确定使用何种存储器。其它因素和成本、实性、产品稳定性也会影响RAM的选择。静态RAM以使用方便和速度快而著称。例如，SRAM的脉冲，通常由1个2-1-1-1的周期组成，意味着它要用2个时钟周期来取第1个长字，然后每1个时钟周期取1个。在设计中，SRAM也易于实现。受限制的因素包括低密度的封装以及较高的价格。

EDORAM和DRAM在老一点的设计中径常见到。但由于这些类型的RAM曼慢被淘汰，现在很少能见到了。而且,EDORAM很难找到适合嵌入式设计的通用密度（1、2或8MB）。

SDRAM是今天的智能网络设备中最常见的RAM。SDRAM可用性很好，与SRAM相比，每兆字节的成本比也不错。处理器易于和SDRAM交互，而且SDRAM也能提高效率。SDRAM的脉冲周期如果为3-1-1-1，但SDRAM第1个指令获取之后，每下一个获取必须与时钟的上升沿步。DRAM在信号产生上有很地址和列地址之分。行地址和列地址在DRAM类型中都要给出来定位一个存储器地址。DRAM还有刷新周期，SDRAM有列地址延迟的值，以及需要存储器控制器控制的其它信号。在处理器中集成一个SRAM、DRAM和SDRAM的控制器在做嵌入式设计时绝对会让你受益非浅。

许多处理器需要一个负责内存遇像保存和程序执行的外部存储器子系统。对于映像存储，许多设备使用Flash。Flash有2个大的供应商AMD和Intel。Flash本身与RAM来讲是相对较慢的，因此，多数应用中，程序在Flash中的执行效率不高——特别是在实时应用中。在大多数的设计中，16位的Flash用来降低成本，而通过在RAM中执行映像文件，这种结构被采用后可以不影响产品的运行。

另一种非易失内存为电可擦除可编程只读存储器。EEPROM在许多应用中被用于为设备保存配置信息。这些参数通常至少包括MAC地址和IP地址。其它参数可包括子网掩码、序列号、网关、波特率或其它板级参数。EEPROM可以作为一个简单静态RAM类型设备来被设置和访问。虽然EEPROM通常很慢，但它一般不会影响到嵌入式设备，因为它的主要用途是在启动时提供参数。为了高效地选取Flash适应产品，Flash的密度要决定好。决定一个系统中Flash的大小，实际上就决定了设备的材料消耗费（BOM）。在Flash的问题上界限要很好地划定：太少，则限制了软件角度上的可裁剪性；太多，则为产品带来了成本上不必要的增加。

4 增加价值的特性

许多工程开始就有一些限定的要求——使一个产品更快地投放市场和保持一个合理的成本。当产品经受住市场的考验时，产品修正需要从现存的硬件得到支持。这包括了在保证了附加软件的设计中，能增加价值的特性。

录找一个TCP/IP层内存需求罗小的操作系统，有助于将材料成本保持在一个较低的价位，因为它对内存的需求减少了。比如，使用NetSilicon的NET+OS集成的硬件和软件解决方案，操作系统和栈基本上只占用240 KB的内存。加上Web服务器和FTP服务器，整个系统只需310KB就可以启动了。

当有嵌入式Web服务器的时候，对于Web页面的构建需要仔细考虑。普通的页面设计，用来控制和监视，350KB以内的Flash仍能满足使用。但当动态的GIF文件、复杂的徽标和JPEG文件被引进时，内存的需求会急剧增加。许多设计带FTP、HTTP和Email功能，加上客户的应用，0.5MB甚至更少的Flash仍然放得下。放1MB的Flash在板子上可以在板子不用重新设计布线的情况下增加有意义的特性。

RAM用来执行指令和数据储存。因此，最小的RAM也要是Flash的大小加上数据内存和以太缓冲区的大小。有其它能影响RAM大小的考虑，比如，产品要不要在线升级。在有的机制中，比如NetSilicon公司的Net+Works方案提供的FTP可升级特性，RAM的大小需要是程序映像大小的2倍。比如，刚提到的FTP实现需要的一个保存新程序的缓冲区。这个缓冲区会通过网络接收1个新的映像文件，然后将它保存在RAM的1个区里。升级例程然后会将新映像烧到Flash中。因此，在这个例子中，内存需求的增加包括可执行代码的大小、另外增加的用于暂时保存升级程序的缓冲区以及为数据和网络缓冲区增加的空间。

最后，堆的大小一定要考虑，堆的大小会有很多职能，如对每一个Socket连接分配内存。具体的例子，如NET+OS中，每一个Socket连接需要大约400字节。在这种情况下，通常用将执行文件大小加倍的方案来确定RAM的大小。

5 执行、访问和速度

在Flash中执行，对许多低端应用来说并不坏。如一个简单的串口到以太网的网关设备，在Flash中运行通常不需要性能上的补偿。有一些处理器，如NET+ARM，可以利用内部产生的与Flash相关的信号来获得效率。例如，对于一个16位的AMD Fash设备，Flash的片选可以接地，从而在100%的时间内，它都是活动的。当电源可以承担这样的消耗，此特性可以提高Flash的效率。写使能和输出使能信号可以直接从处理器得到。例如，NET+ARM处理器有5个可用的片选。一个普通的写使能和输出使能存在于内存外设中。片选0通常用于Flash。我们不将NET+ARM的片选0接到Flash上，也就是不用NET+ARM的片选0的输出使能和写使能。与此对应，将Flash上的片选使能接地，而同时写使能和输出使能用NET+ARM的26、27地址线来驱动。这样，数据有效是依赖输出使能而不是片选使能。从而，就可以绕过与Flash设备相关的几个慢速访问周期。

除了理解不同的类型和内存需求，找到正确的内存大小依赖于内存允许的访问时间。内存速度直接影响传输率性能，而传输率直接影响到处理器能处理多少数据。内存慢导致取指令慢，接着就降低了整个产品效率。理解这些产品需求中的依赖性对建造一个嵌入式产品是必不可少的。要理解内存速度的需求，需要对NET+ARM了解得更详细一些。NET+ARM的系统周期在它的总线主控制者之间共享。也就是说，系统时钟周期在ARM7内核和内部10通道的DMA控制器之间分享。在这样的设计中，ARM内核每得到一个时钟周期，DMA也同样得到一个时钟周期，在将总线交回下一个控制者之间，总线主控制者被允许可以突发至4个长字。

下一个较关键的性能是时钟速度。NET+ARM通常使用33MHz的时钟。这样就给它的处理时间差据周期的单位数，将结果乘上30ns，再将所得结果乘2，就得到了整个系统时钟周期的时间。请注意每一个总线控制者都可以突发至4个字长或16个字节。整个系统周期基本上是ARM、DMA1、ARM、DMA2，依次类推。我们看一下DMA通道1（以太网接收通道），可以简单地将每个系统周期移动16个字节转换成每秒多少兆字节。

除了Flash，附加的NVRAM有时会被忽略。许多RTOS广商推荐使用一些如EEPROM的小型NVRAM设备来存储配置信息。为了增强易用性，NetSilicon推荐用EEPROM来保存如MAC地址、序列号、IP地址一类的设备配置。当产品的IP地址或配置设定被改动时，程序可以简单地将新的值写到EEPROM中，而不需要保存配置信息的Flash的该扇区重新擦写。由于需要的EEPROM的容量通常较小，使用的NVRAM设备也是小设备。在NetSilicon公司的NET+ARM开发包中，有针对MAC地址、IP配置、序列号的程序。利用这些工具可以大大地节省时间和开发精力。

板级部件之间的通信有一个通用的机制是内存映射。处理器通常有一个系统总线，由地址和数据总线组成，它们都会被用来与外设进行通信。内存，如Flash和SDRAM，一般会驻留在处理器的系统总线上。其它的外围部件，如FPGA、LCD显示、编码器、其它类型的设备等，也会需要添加到这个总线上。

这一类型的实现通常有2个原因：效率和易用性。与许多其它类型的接口比较，系统总线上的效率是非常重要的。需要慎重考虑的是，究竟是何种其它外设是通过系统总线进行通信的。如果有许多高带宽的部件要进行通信，那么总线争用就会出现。从易用性角度出发，所有系统总线上的设备基本上类似于内存。使用智能的内存处理器，可以使得应用的硬件之间的通信容易得如同访问一内存区。

缓存的概念，就是检查每一次内存访问，看它是否在缓冲区中。如果不是，一个常规的内存访问会进行。如果该地址出现在在缓冲区中，指令或数据会直接在缓存中存取，而不需要尝试总线来进行外部的访问。这样一来，DMA控制器就可以继续使用总线而ARM内核直接从缓存控制器中取得指令。