利用串行 RapidIO 连接功能增强DSP协处理能力
Xilinx针对SRIO的IP解决方案
用于 SRIO 的 Xilinx 端点 IP 解决方案针对 RapidIO 规范 (v1.3) 而设计。用于 SRIO 的完整 Xilinx 端点 IP 解决方案包括以下部分(见图5):
·用于 SRIO 的 Xilinx 端点 IP 为软性LogiCORE解决方案。对于通过逻辑 (I/O) 和传输层上的目标和发起接口源出和接收用户数据,都支持完全兼容的最大有效载荷操作。
·缓冲层参考设计作为源代码提供,可自动重新划分包的优先级别并调整队列。
·SRIO 物理层 IP 可实现链路培训和初始化、发现和管理以及错误和重试恢复机制。另外,高速收发器在物理层 IP 中例化,可支持线速率为1.25Gbps、2.5Gbps和3.125Gbps的1通路和 4 通路 SRIO 总线链路。
·寄存器管理器参考设计允许 SRIO 主机器件设定并维护端点器件配置、链路状态、控制和超时机制。另外,寄存器管理器上提供的端口可供用户设计探测端点器件的状态。
图5 用于SRIO的Xilinx端点IP构架
用于 SRIO 的整个 Xilinx 端点 IP LogiCORE 解决方案已全面经过测试,硬件验证也已进行,目前正在就与主要 SRIO 器件供应商之间的协同工作能力接受测试。LogiCORE IP 通过 Xilinx CORE Generator软件 GUI 工具提供,该工具允许用户定制波特率和端点配置,并支持流量控制、重发送压缩、门铃和消息接发等扩展功能。这样,用户便可创建一个灵活、可扩展的定制 SRIO 端点 IP,对自己的应用进行优化。
Virtex-5 FPGA计算资源
用于 SRIO 的 Xilinx 端点 IP 可确保在使用 SRIO 协议的链路双方间建立高速连接。在最小的 Virtex-5 器件中,IP 仅占用不到 20% 的可用逻辑资源,因此可确保用户设计使用大多数逻辑/存储器/I/O,集中实现系统应用。
逻辑模块
Virtex-5 逻辑架构带有基于 65nm 工艺的六输入查找表 (LUT),可提供最高的 FPGA 容量。进位逻辑经过改进后,该器件的性能比之前的器件高出 30%。由于所需 LUT 减少,该器件的功耗明显降低,且具备高度优化的对称布线架构。
存储器
Virtex-5 存储器解决方案包括 LUT RAM、Block RAM 及与大型存储器进行接口的存储器控制器。Block RAM 结构包括预制 FIFO 逻辑,即可用于外部存储器的嵌入式检错和纠错 (ECC) 逻辑。另外,Xilinx 可通过存储器接口生成器 (MIG) 工具向系统设计中的例化存储器控制器模块提供综合设计资源。这样,用户便可利用经过硬件验证的解决方案,并将精力集中于设计中的其他关键部位。
并行和串行 I/O
SelectIO技术几乎可在设计中实现客户所需的任何并行源同步接口。使用 SelectIO 接口,可方便地针对 40 多种不同的电气标准创建符合行业标准的各类接口,也可创建专用接口。SelectIO 接口提供的最大速率为700Mbps(单端)和1.25Gbps(差分)。
所有Virtex-5 LXT FPGA都集成有一个 GTP 收发器,运行速度介于 100 Mbps 到 3.2Gbps 之间。另外,GTP 收发器在业界属于最低功率MGT 之一,每个收发器的功率小于 100mW。引入用来简化设计的成熟设计技术和方法后,高速串行设计的流程变得简单快捷。
另外,通过新设计工具(RocketIO收发器向导与 IBERT)和新硅片性能(TX 和 RX 均衡与内置伪随机位序列 (PRBS) 生成器和检查器),可以开发移植架构的各种功能和优势,从并行 I/O 标准到 30 多种串行标准及新兴的串行技术。
DSP 模块
每个 DSP48E Slice 可提供 550MHz 的性能水平,允许用户创建要求单精度浮点性能的各类应用,如多媒体、视频和图像应用以及数字通信。这扩展了器件的功能,使其优于之前的器件,同时还提供了功率优势,动态功耗的降低幅度超过了 40%。Virtex-5 FPGA 中还增加了 DSP48E Slice 的数量,这些模块相对于可用逻辑资源及存储器的比率从而得到了优化。
集成 I/O 模块
所有 Virtex-5 LXT FPGA 器件都具备一个端点模块,用来实现 PCIe 功能。通过这种硬 IP 端点模块,只需简单地重新进行配置即可轻松地从 x1 扩展至 x2 和 x4 或 x8。该模块(x1、x4 和 x8 链路)已通过严格的 PCI-SIG 兼容性和协同工作能力测试,用户可放心用于 PCIe。
另外,所有 Virtex-5 LXT FPGA 器件均装有三态以太网媒体访问控制器 (TEMAC),速度可达 10/100/1000Mbps。该模块可提供专用以太网功能,再结合 Virtex-5 LXT RocketIO 收发器和 SelectIO 技术,可方便与许多网络器件进行连接。
利用针对 PCIe 和以太网的这两种模块,可以创建一系列定制包处理和网络产品,这些产品可大幅降低资源利用率和功耗。通过使用 Xilinx FPGA 中提供的这些各式资源,可以轻松创建并部署智能解决方案。
SRIO 嵌入式系统应用
可以
电子 DSP 总线 FPGA Xilinx 收发器 嵌入式 相关文章:
- 变革电信网网络安全框架 (01-03)
- 浅谈IPv6技术的若干问题(01-09)
- LG电子低成本CDMA手机的设计原则剖析 (01-12)
- 专家教你做个病毒高手(04-30)
- 数据库归档要考虑的四大问题(05-26)
- 5个步骤成功加密电子邮件(07-18)