基于CMOS工艺的RF集成电路设计

芯片提高了成本，而且功耗也很大（通常分立滤波器需要50Ω的驱动信号源驱动）。此外，在CMOS射频电路设计中，在1GHz的频率范围上输入/输出的问题也很严重。

　　作为中频接收器的替代方案，零差（homodyne）或零中频接收器可以实现极高的集成度。零中频接收器对通往基带的信号进行了直接、正交的下变频转换。期望信号将自身作为镜像信号，因此可以实现充分的镜像信号抑制，尽管信号抑制的正交精度有限。在理论上，零中频接收器中根本不需要分立的高频带通滤波器，可以实现完全集成的接收器，尤其是当下变频在单级中执行时。例如，直接从900MHz变换到基带信号。

　　与中频接收器相比，零中频接收器的缺点在于其较低的性能。零中频接收器对寄生基带信号非常敏感，如DC偏移电压以及由射频和LO自混频产生的串扰分量。这些缺点限制了零中频接收器在无线应用系统中的广泛使用，因此零中频接收器常用在低性能要求的应用中，如寻呼机和ISM中。在这些应用中，可以对编码进行扰码处理，因此可以插入高通滤波器，从而避免DC偏移问题。零中频接收器的另一个应用是用作中频-零中频混合接收器拓扑结构的第二级。通过采用由DSP实现的动态非线性DC纠错算法，零中频拓扑结构还可应用于高性能应用系统，如GSM和数字增强型无绳电话（DECT）中。

　　近年来，高性能要求的应用中也引入了新的接收器拓扑结构，如准中频（quasi-IF）或宽带中频接收器，以及低中频接收器。宽带中频接收器首先对中频频率进行正交下变频，接着再对基带进行正交下变频。信道选择则由中频频率处的第二级本地振荡器实现，这样有利于第一级本地振荡器保持固定的频率。然而，必须注意第一级正交下变频器的精度，因为任何相位误差都将导致镜像信号的抑制能力下降，这时就必须利用高频滤波器提高镜像信号抑制。此外，还需要较高的中频频率，以使中频频率与整个频带的比例足够高。否则，第二级VCO的可调节能力就必须非常大。另一方面，混频器第一级也不可能是真正的下变频混频器，因为下变频混频器仍然需要宽带输出带宽，而这正是产生系统噪声的一个缺点。另外，多级拓扑结构本身将产生更大的功耗。

　　顾名思义，低中频接收器将天线频率直接下变频为较低的中频，即在若干100kHz的频率范围内。下变频采用正交方式，而镜像信号抑制通常在下变频之后，在DSP中以较低的频率完成 。因此，低中频与零中频接收器紧密相关，低中频可完全集成并采用单级直接下变频，不需要高频镜像信号抑制滤波器。低中频和零中频两者的主要差别在于：低中频不用基带处理，因此完全不受寄生基带信号的影响，这样就克服了零中频接收器的主要缺点；零中频的缺点在于镜像信号完全不同于低中频接收器拓扑结构中的期望信号，但通过慎重选择中频频率，就足以利用带有低信号电平的邻近信道进行镜像信号抑制，可以达到3°的相位精度。

　完全集成的CMOS下变频器
倍频器中最常用的一种拓扑结构就是带有交叉联结可变跨导差动级的倍频器。在CMOS工艺中，采用该拓扑结构及其相关结构，例如基于平方律的拓扑，只适用于高频系统。为避免产生畸变问题，拓扑结构必须具有较大的VGS-VT值或较大的源极衰减阻抗，但这将产生更大的功耗并引发噪声问题。可以通过在线性区域中，将带MOS晶体管的伪差分拓扑结构取代底端差分对结构来避免这一问题。CMOS下变频处理中经常用到对开关电容放大器进行二次采样的技术。在这里，MOS晶体管用作带有高输入带宽的开关，期望信号就通过这些开关进行通信。通过采用二次采样可以用较低频率的运算放大器实现这些结构。与中频频率相比，开关和开关电容电路的工作频率要低很多。此外，时钟抖动必须非常低，这样高频信号才能以足够高的精度进行采样。二次采样的缺点是，在采样频率处倍频器上的所有信号和噪声将与期望信号发生交迭。因此，有必要将高质量的高频滤波器与开关电容二次采样拓扑结构结合使用。

　　图2显示了以0.7微米CMOS工艺实现的完全集成正交下变频器的方框图。该变频器采用新开发的双正交结构，可以得到极高的正交精度，在很大的通频带中具有小于0.3°的相位精度，并不需要任何外部器件，也不需要对器件进行调整。应用于下变频器的拓扑结构建立在线性区域的NMOS晶体管基础之上。由于下变频器与虚地上的电容相结合，因而只需要低频率的运算放大器。在线性区域中采用MOS晶体管，能使RF和LO输入的线性度得到很大的提高，混频器的输入IP3将超过+45dBm。RF和LO输入的高线性度将有助于混频器处理非常高的IMFDR3电平，这样就不再需要任何高频滤波器。