高速电路的电磁兼容设计

0 引言
电磁兼容性是指电气和电子系统及设备在特定的电磁环境中，在规定的安全界限内以设定的等级运行时，不会由于外界的电磁干扰而引起损坏或导致性能恶化到不可挽救的程度，同时它们本身产生的电磁辐射不大于检定的极限电平，不影响其他电子设备或系统的正常运行，以达到设备与设备、系统与系统之间互不干扰、共同可靠地工作的目的。

1 电磁兼容产生的因素
(1)电阻的频率特性。在数字电路中，电阻的主要作用在于限流和确定固定电平，在高频电路中，存在于电阻两端的高频寄生电容会对正常的电路特性造成破坏。同样电阻的引脚电感对电路的EMC影响很大。
(2)电容的频率特性。电容器一般应用在电源总线，它提供去耦合、旁路和维持固定的直流电压和电流的作用。但是在高频电路中，当电路的工作频率超过了电容的自谐振频率时，其寄生电感将使电容表现为电感特性，从而失去原有的功能并影响电路的工作性能。
(3)电感的频率特性。电感器是用来控制PCB内的EMI。当电路的工作频率增加时，电感的等效阻抗会随着频率的增加而增大，当电路的工作频率超过电感的工作频率上限时，电感将会影响电路的正常工作。
(4)导线的频率特性。PCB上的走线和元器件的引脚导线都有寄生电感和电容，这些寄生电感和电容会影响到导线的频率特性，从而有可能在元器件和导线之间产生谐振，致使导线成为电磁干扰的重要发射天线。通常，导线在低频段表现为电阻特性，在高频段则表现为电感特性，因此在PCB上，导线的长度一般要求小于工作频率波长的二十分之一，以避免导线成为电磁干扰的发射源。
(5)静电。静电放电问题已经成为电子产品的一大公害，可能给产品带来永久性的损坏，因此在产品设计中，必须采取相应的静电防护措施。常用的防静电措施包括选择具有防静电材料，采用电气隔离措施，提高产品的绝缘强度以及设置良好的静电屏蔽层和泄放通道等。
(6)电源。随着高频开关电源的广泛应用和电力系统负荷的不断增加，电源对产品的干扰问题逐渐成为影响产品EMC特性的一个重要因素。因此，一些易受干扰的敏感设备已经不直接采用交流供电而改用直流供电，这样虽然增加了系统的复杂性和成本，但是有效提高了系统工作的稳定性。
(7)雷电。雷电实质上是一种正负电荷中和的强静电放电过程，由此产生的强电磁脉冲导致各种电子设备受损的主要原因。雷电对电子设备的影响包括直击雷和感应雷两种，现在各种室内使用的电子设备，一般不容易遭受直击雷的影响，但是依然容易受到感应雷的损害。为了确保电子设备的安全运行，必须对电子设备进行防雷击保护。常用的防雷措施包括设置避雷针、安装避雷器和避雷线等。

2 电磁兼容产生的要素
理论和实践的研究证明，不管复杂系统还是简单装置，任何一个电磁干扰的发生必须具备三个基本条件：存在一定的干扰源、有干扰的完整耦合通道、有被干扰对象的响应。
2．1 电磁干扰源
电磁干扰源指产生电磁干扰的任何元件、器件、设备、系统或自然现象。高频电路对电磁干扰尤为敏感，因而需要采取多种措施来抑制电磁干扰。经过理论与实验分析得知：高频电路中，电磁干扰主要来自以下几个方面：
(1)器件工作的噪声干扰
(a)数字电路工作时产生电磁干扰。
(b)信号电压、电流变化产生的电磁场干扰。
(2)高频信号噪声干扰
(a)串扰：是指一个信号在传输通道上传输时，因电磁耦合而对相邻的传输线产生不期望的影响，在被干扰信号表现为被注入了一定的耦合电压和耦合电流。过大的串扰可能引起电路的误触发、时序延时，导致系统无法正常工作。
(b)回波损耗：当高频信号在电缆及通信设备中传输时，遇到波阻抗不均匀点时，就会对信号形成反射，这种反射不但导致信号的传输损耗增大，并且会使传输信号畸变，对传输性能影响很大。
(3)电源噪声干扰
PCB中的电源噪声主要由电源自身产生或受扰感应的噪声组成，主要表现为：①电源本身所固有的阻抗所导致的分布噪声；②共模场干扰；③差模场干扰；④线间干扰；⑤电源线耦合。
(4)地线噪声干扰
由于地线上存在电阻、阻抗，当电流通过地线时，就会产生压降，当电流足够大或工作频率足够高时，这个压降会大到足以对电路造成干扰。地线导致的噪声干扰主要包括地线环路干扰和公共阻抗耦合干扰。
(a)地线环路干扰：当多个功能单元连接在地线上时，如果地线中的电流足够大，则会在设备间的连接电缆上产生压降。由于各个电路间的电气特性不平衡，每根导线上的电流会不同，因此产生差模电压，从而对电路造成影响。此外外部电磁场也有可能在地线环路中感应出电流，从而导致干扰。
(b)公共阻抗耦合干扰；当多个功能单元公用同一段地线时，由于地线阻抗的存在，各个单元的地电位之间会发生相互调制，从而导致各个单元信号间相互耦合产生干扰，在高频电路中，电路处于高频工作状态，地线阻抗往往较大，此时的公共阻抗耦合干扰尤其明显。
消除公共阻抗耦合的途径有两个：一个是减小公共地线部分的阻抗，这样公共地线上的电压也随之减小，从而控制公共阻抗耦合。另一个方法是通过适当的接地方式避免容易相互干扰的电路共用地线，一般要避免强电电路和弱电电路共用地线，数字电路和模拟电路共用地线。如前所述，减小地线阻抗的核心问题是减小地线的电感。这包括使用扁平导体做地线，用多条相距较远的并联导体作接地线。对于印刷线路板，在双层板上布地线网格能够有效地减小地线阻抗，在多层板中专门用一层做地线虽然具有很小的阻抗，但这会增加线路板的成本。通过适当接地方式避免公共阻抗的接地方法是并联单点接地，并联接地的缺点是接地的导线过多。因此在实际中，没有必要所有电路都并联单点接地，对于相互干扰较少的电路，可以采用串联单点接地。例如，可以将电路按照强信号，弱信号，模拟信号，数字信号等分类，然后在同类电路内部用串联单点接地，不同类型的电路采用并联单点接地。