微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > 跳频控制器的工作原理

跳频控制器的工作原理

时间:05-12 来源:本站整理 点击:

  本内容介绍了跳频控制器的工作原理,详细说明了发送通路及接收同路的工作原理

  首先介绍跳频控制器发送通路的工作原理。

  (1)数字化的发送信号加到FC的串入并出寄存器,FC把发送数据组织为16bit一组。当二个数据字节准备好时,FC对CPU发信号,CPU读取两个字节,并把它们存入作为FIFO寄存器的RAM部分。FIFO控制器的工作起点与跳频周期(用信号HOP表示)的起点同步。

  (2)FC还包括一个8bit并入串出寄存器。送到收发信机模块去的数据从该寄存器取出。在发送同步序列期间和频率变换期间,从FC的串入并出寄存器来的数据积累在作为FIFO的RAM部分中。

  (3)以信号FOUT-STOPPED(频率为18.3kHz)为时钟将FC的并入串出寄存器的数据字节移出。移出的速率(18.3kHz)高于数据装入FC的速率(16kHz),这两个数据速率之差允许CPU把同步数据插入发送数据流中,并在频率变换期间停止发送数据。

  (4)由FC移出的数据送到射频音频接口RAI模块。RAI对发送信号滤波并把得到的信号TXBBR加到收发信机模块系统连接器。

  下面再叙述跳频控制器接收通路的工作原理。

  (1)RAI把接收信号RXBBR通到位同步器BIS、相关器COR,并经线性均衡器加到FC。

  (2)COR将接收的数据和CPU提供的基准序列进行逐bit的比较,当一致bit数大于CPU提供的门限时,COR给出相关脉冲。

  (3)正相关脉冲和负相关脉冲加到位于RC模块的SYTD微电子模块。SYTD监视正相关脉冲,以便检测同步序列。当检测到同步序列时,SYTD产生信号S4。S4的出现受一窗口信号W2的控制。

  (4)bit同步器BIS使跳频控制器的接收时钟FOUT与接收数据的实际时钟速率同步。在收发信机模块的4ms换频间隔期间和接收同步数据时,一窗口信号W1堵塞FOUT信号。

  (5)FC把接收数据送到FIFO寄存器,然后从FIFO寄存器送到RAI或DM。接收方式时FC的工作方式和发送方式时的相反,即,数据以18.3kHz速率注入控制器,并以16kHz速率从控制器读出。

  (6)出现在FC输出端的串序数据加到DM。DM把数据变换成模拟信号,并送絉AI。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top