无线设备高集成度设计

针对W-CDMA和HSPA无线通信推出的JAV5001 PA，是采用标准CMOS工艺实现的。JAV5001整合了基带和收发器。在3×3mm封装内，它集成了功率调节、PA偏置、输入和输出匹配以及功率控制电路。JAV5001采用单电源供电。在W-CDMA调制时，其线性输出功率可达28.0dBm。其增益范围从5dB（低功率模式）到27dB（高功率模式）。达到2.5kV的人体模式（HBM） 防静电（ESD）等级。其相邻信道泄漏功率比（ACLR）的典型值是-40dBc（最大值是-38dBc），偏置是±5MHz。在大功率模式，JAV5001的功率附加效率（PAE）是40%；在中 功率模式，JAV5001的PAE是28%。在 2400到2484MHz，其最大噪声是 -150dBm/Hz；在RX频段，噪声是-147dBm/Hz；偏置是190MHz。

　　随着数字电路能处理或支持的高频功能越来越多，最大的障碍可能在于保持模拟性能。正如TowerJazz的市场营销及业务拓展总监Ramesh Ramchandani指出的："力促将数字和模拟功能真正集成于一个芯片内的IC设计人员发现，与单独模拟芯片比，要想从数字/模拟集成芯片中获得预期性能是越来越难了。许多工程师在发挥创造力以寻找能弥补模拟性能不理想的电路方案。但是，其中的一个缺点是这里面必须包含一个额外的电路，而且为得到同等性能，可能需要额外增加电容、电阻、电感等无源元件。"这一历时数十年的困境仍"毫不妥协"：集成非常有必要，但不能以牺牲丝毫性能为代价。