微波EDA网,见证研发工程师的成长!
首页 > 微波射频 > 电磁兼容(EMC) > 电路设计中如何防止静电放电?

电路设计中如何防止静电放电?

时间:03-16 来源:我爱研发网 点击:

  堡垒的作用

  利用板级ESD,你可以尝试建立一个堡垒,并在“护城河”上建立多个受控的接入点。连接到“城墙”之外的部分可以被广义地分成几个类别:协议受控的数据、低带宽检测和控制线以及高速接口。前两个比较容易处理,第三个具有一定程度的挑战性。让这三部分免遭ESD破坏有几种不同的方法。

  不管最终产品是什么样,某种形式的保护性外壳将成为设备的一部分。隔离外壳内的电路是需要仔细考虑的第一道防线。在理想情况下,连接电路板地的金属外壳通常能起使用,但现代产品经常采用非导电性的塑料或其它现代材料。

  电路设计人员通常没法控制建造城墙的材料,但对保护堡垒负有不可推卸的责任。在设计外壳时需要注意,到达机箱外部任何部分的ESD都会有无数路径进入内部电路。

  建立一个PCB能够自我防止ESD冲击的堡垒可以从低阻抗的接地方法开始。建立一个地基和正常的电源完整性可以让印刷电路板(PCB)保持整个板上的信号完整性,即使是受到巨大的地浪涌电流冲击的时候。

  作为一个设计工程师,你会要求每个人系好他们的安全带,这样可以对付少量的气流。飞机可能快速地上下摆动,但如果每个人都系好了安全带,那么所有人都会固定在原位,飞机也会继续飞行。在这之后,你需要保护外部连接,并限制ESD事件效应。

  保护电路应该位于电路板入口位置,而不是入口点的下游。需要处理的可能是电弧问题引起的数千伏电位,或者最好在电路板边缘位置处理的数安培的浪涌电流。

  TVS限压器

  瞬态电压抑制(TVS)限制二极管可以用作限压器。它们分为普通电压、逻辑电平和电源电压。常见的电压种类有:12V、5V、3.3V、2.5V、1.8V和1.2V。

这个数字应该看起来比较熟悉,因为这些器件是专门针对与许多CMOS器件有关的需求设

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top