基于ADSP TS201的雷达信号处理机设计

H(ω)直接存入DSP内存，以H(ω)所需内存换取了一次FFT执行时间。2)脉冲压缩结果是否乘以N 对后续处理无实质影响。故IFFT的实现省略了除以N的操作，在此基础上DSP中可由两种方法实现：一种是通过改变旋转因子中正弦项的符号，调用FFT函数实现，运算速度与FFT完全一致，但保存新的旋转因子多耗费了一倍内存；另外一种则为实虚交换后做FFT，再实虚交换即实现IFF-T，该方法优点是不占用新的内存。这里在DSP程序中对第二种方法稍加改进可使处理时间与FFT完全一致：在频域点乘中结果输出时完成第一次实虚反序不占用额外指令，稍后中可看出在MTD模块中稍加改动可使脉压输出的实虚顺序并不引起系统指令的增加。原脉冲压缩处理时间为：经改进后处理时间可缩短为。内核时钟工作在600 MHz时，1 024，4 096，8 192点的频域脉压时间42．24μs、272．63μs、632．1μs，远小于脉冲重复后期，保证了系统功能的实现。

(2)MTD模块实现。

相参积累技术进一步提高了系统信噪比，使雷达在各种杂波背景下的目标检测能力提高。MTD模块用16点FFT实现，由于设计中脉冲压缩输出为先虚后实，故需对时域抽取的16点FFT第一级蝶形运算稍作修改，使对保存+j寄存器的操作与对保存re寄存器的操作互换，执行时间可与原16点FFT完全一致。

DSP1还需处理杂波图，正常视频检测，测角等，内存消耗大，因此占用部分SDRAM空间辅助存放了8周期的脉压结果，数据传输量为5388 ×2×8=86 208，数据量较大，因此MTD模块的主要实现难点是数据传输时间问题。

MTD是对同一距离单元上的脉压数据进行处理，因此要求在DMA传输的过程中实现矩阵行列转置，8个脉冲周期的数据量已经超出了普通一维DMA传输方式的上限，且若在SDRAM中跳址传输，遭遇频繁的跨页寻址时会耗费更多时间。采用二维DMA传输方式，通过改变TCB配置使DMA传输在SDRAM中连续寻址，而在DSP端接收地址自动跳变，在矩阵传输的同时实现行列转置。系统时钟为50 MHz，传输时间为86 208／50=1．73 ms，DMA传输方式无需消耗内核时钟，占用总线时间仅为1．73 ms，满足了传输时间的要求。

经MTD后和路信号经副瓣匿影及门限检测后判定有目标，则差路信号在相同距离门上按滤波器号选取对应多普勒通道的处理结果，按式(2)查找误差曲线完成和差波束测角

式中，Y△为差路信号数据；Y∑为和路信号数据；k为一常数；ε为所求方位误差角。回波的脉压结果，正常视频输出，MTD检测结果，目标方位角误差角均按距离波门顺序由FPGA返还至伺服系统，控制相控阵天线调整波束指向对准目标。

3 结束语

本文以4片ADSP-TS201与1片FPGA为核心实现了信号处理系统。该系统对硬件结构和程序流程进行了优化设计，单板卡完成了信号处理，系统硬件结构简单、程序易调试、整体可靠性高，对处理机的系统更新具有现实意义。