接收器IC混合式混频器、频率合成器和IF放大器

性，能适应不同的环境条件和器件制造容差。对于环境和工艺差异，内核一般会以相同的方向移动频率，因而内建了充足的重叠机制，使得频率合成器能够始终实现锁定条件。

一旦确定校准方案，就可以无限地维持频率，调谐电压范围支持需要的同步范围。在时分双工（TDD）系统中，基站可能根据不同的时隙改变频率，其工作时间可能按微秒计。在频分双工（FDD）系统中，可能需要多年锁定单个频率。

在ADRF6612和ADRF6614 IC系统工作期间，任何时候都不允许出现故障停机事故。因此，温度变化和组件老化效应通过VCO的变容调谐电压范围和频率调谐灵敏度（kV）来处理，温度范围有可能达145°C。每个IC会根据需要持续监控器件温度并调整VCO偏置。

ADRF6612和ADRF6614 Ic采用一种独特方法，最大限度地减轻由杂散信号产物导致的接收器灵敏度下降问题。利用频率合成器的整数模式和紧凑环路滤波器可使参考杂散产物低至−100 dBc以下。最小杂散信号对调制方案至关重要，如MC-GSM。对于LTE和其他调制方案，或者在需要精细的频率阶跃的情况下，频率合成器可以工作于小数N分频模式。参考路径集成一个13位分频器，整数和小数路径各自集成16位分频器，具有极大的灵活性。

对于需要共置相位跟踪接收通道的应用中，如多输入多输出（MIMO）系统，可以通过菊花链方式将ADRF6612和ADRF6614 IC级联起来，以便允许其中一个单元作为主频率合成器，分别通过其外部LO输出和输入端口为其他从机接收器供电。这样，就可以最大限度地降低额外LO分配放大器及其相位噪声相应增大的程度。

为了同时支持高端和低端LO注入，每个IC的LO链提供了灵活的信号处理，如图4所示。使用1至32的整数分频比，即使是700 Mhz频段和高IF，也可实现低端注入。LO级在从200 Mhz至2700 Mhz的整个LO范围内，同时为无源混频器内核提供一个方波驱动。1

图4.本LO信号链用于支持无线基站接收器。

现代无线基站带内信号在频率上接近低电平输入信号，因而蜂窝接收器可以充当阻塞信号。在这种情况下，在目标信号之上，来自阻塞信号附近LO放大器的相位噪声被混频进IF输出频段。这样会提高噪底，有时能大幅降低接收器的信噪比（SNR）。

由于阻塞信号可能较大（高功率），所以VCO相位噪声必须极低，并且LO链不会在阻塞器失调条件下降低噪底。在这些超高的阻塞电平下，接收器噪声系数会最终被阻塞信号主导，并根据阻塞器功率水平的高低下降。

在分立式接收链方案中，可以在LO路径上引入一些滤波机制，以在阻塞器失调条件下，最大限度地降低来自VCO和LO分配放大器的相位噪声。然而，在集成式前端中，必须谨慎，避免LO链中的加性相位噪声。

ADRF6612和ADRF6614 IC采用高增益LO链和硬限幅放大器以将LO链驱动至限幅。当每个级进入硬限幅时，在其他情况下会增大相位噪声的LO链小信号增益将大幅下降，从而将阻塞条件下的噪声系数下降问题减至最低。

来自阻塞信号的噪声折叠会降低接收器输出噪声频谱性能，提高输出噪底，从而降低接收器噪声系数。根据设计，ADRF6612和ADRF6614接收器IC可在最大限度减小接收器噪声系数降幅的条件下承受较大的阻塞信号，如图5所示。即使输入阻塞电平为10 dBm，在载波失调10 MHz条件下，接收器的噪声系数也只会下降3.2 dB，即使转换增益在极端阻塞电平下缩减1 dB，亦是如此。

这些接收器IC具有超高的集成度，因而对现代无线基站设计师来说，可以大幅提升性能，节省DC功耗，如图6所示。IC采用一种技术，可以同时优化片上混频器周围的RF和IF级。2

该技术首次用于ADRF6612，在整个温度范围内和整个频率范围内以及低功耗条件下，最低IIP3超过25 dBm，在整个温度范围内，为29 dBm至2 GHz。该技术还具有最佳接收路径噪声系数性能和高转换增益，如图7所示。3，4

图5.本图比较了ADRF6614接收器IC在低电平和高电平阻塞信号（分别为左侧和右侧）下的输出噪声频谱。

图6.本信号链所示为典型无线基站接收器中采用的组件。

图7.图中所示为ADRF6612接收器IC的实测增益、噪声系数和输入三阶交调截点（IIP3）。

致谢

随着完整接收器链内在集成度的提高，开发团队的规模也大幅增加。虽然这里无法列出为本文做出贡献的全体人员，但本文作者非常荣幸地向下列行业专家表示由衷的谢意：Kurt Fletcher和Dominic Mai花了大量时间以实现优秀的布局并保持对称，避免无用耦合。Vincent Bu与我们的供应商密切配合，开发必要的封装。Susan Stevens与外部代工合作伙伴维持了良好的工作关系。Cr