NxN MIMO基站与外部时序参考同步

而为系统架构师优化输出时钟性能提供了许多选择。

例如，25MHz及以下频率的高稳定性时钟源相对更丰富，而且比更高频率时钟源便宜。如果图2所示的系统时钟(sysclk)输入小于50MHz，则可利用AD9548中的倍频器使系统时钟加倍，由此增加的相位噪声极小。然后利用这一更高频率，系统时钟PLL可将时钟提高到约1GHz。

设计师还必须选择DPLL输出频率及由此产生的后置分频器比率。DPLL输出频率越高，则压摆率越快，一般有助于降低相位噪声，但也可能导致杂散折回频谱中。对于AD9356/7参考时钟，一个有效的折中选择是将DPLL输出频率设为240MHz，并将后置分频比设为6，得到40MHz的最终输出频率。图3显示了AD9548在这些设置下的相位噪声。

图3 ADI公司AD9548相位噪声与频率的关系

图4显示利用AD9548提供参考时钟，并以2500MHz进行传输时AD9356输出端的积分相位噪声。AD9548评估板可以利用其自有片内系统时钟XO（出厂配置）或外部时钟。图3和图4所示为AD9548使用一个12.8MHz恒温控制晶振(OCXO)作为其系统时钟输入的情况。此测试中，AD9548未与时序参考同步。

图4 ADI公司AD9356积分相位噪声,2500MHz载波

在这种配置下，使用WiMAX 802.16e 64-QAM波形时，AD9354输出端的发射EVM典型值优于-38dB。

如前所述，为确保收发器的最终EVM尽可能低，网络时钟发生器的系统时钟源必须具有低相位噪声。此外，系统时钟源必须具备极佳的短期稳定性，特别是当1pps信号用作网络时序参考时。为了与GPS时序参考同步，网络时钟发生器必须使用非常窄的PLL带宽。因此，系统时钟源必须具有非常低的抖动，才能使网络时钟发生器PLL保持锁定。如OCXO之类的高性能时钟源满足这些要求，因而通常为基站所采用。

NxN MIMO系统

NxN MIMO系统要求多个收发器，每个收发器均要求使用相同版本的外部参考时钟。网络时钟发生器可以提供多个相同的输出，可以将这些输出分别路由至各收发器，从而免除时钟缓冲器和时钟分配器件。

AD9548最多可以提供4路差分LVDS/LVPECL输出或8路单端CMOS输出。图5中的实线框和信号表示带有共用锁相参考时钟的4×4 MIMO系统，虚线和虚线框表示该系统扩展为6×6 MIMO架构。

图5 采用GPS时序参考的NxN MIMO基站架构

采样数据通过JESD-207兼容并行端口接口在AD9356/7与BBP之间传输，AD9356/7产生并行端口数据时钟。在4×4和更高阶系统中，BBP可以同时向AD9356/7的各收发器发送脉冲，从而迫使所有收发器的数据时钟同步。这样就能确保各收发器所收发的采样数据保持时序一致。

结论

高性能时钟发生器可以与外部时序参考同步，并配合一个或多个集成收发器工作，从而简化电信基站的整体设计，并降低复杂度和成本。该设计很容易扩展到NxN MIMO基站架构。这些器件集成了大部分时钟和正弦波发生器，同时仍能实现出色的系统接收与发射性能。即使时序参考信号暂时丢失，网络内的各基站也能互相同步。