史上最全：主板上常见的接口信号定义与分类详解

SWE#一起使用，用来定义内存的命令。

　　8.SWE# （O） Write Enable（写允许）

　　写允许信号，它与SRAS#、SCAS#一起使用，用来定义内存的命令。

　　9.SDQ［63:0］ （I/O） Data Lines（数据线）

　　这些信号线用于传输数据。

　　10.SDM［7:0］ （O） Data Mask（数据屏蔽）

　　当在写周期有效时，在内存中传输的数据被屏蔽。在这八个信号中每个信号负责八根数据线。

　　11.SDQS［7:0］ （I/O） Data Strobe（数据选通）

　　这些信号主要用于捕获数据。这八个信号每个信号负责八根数据线。

　　12.SCKE［3:0］ （O） Clock Enable（时钟允许）

　　这个信号在上电时对内存进行初始化，它们也可以用于关闭不使用的内存数据行。

　　五、HUB 接口信号说明

　　1.HL［10:0］ （I/O） Packet Data（数据包）

　　这些信号主要用于Hub Interface读写操作时传输数据。

　　2.HISTRS （I/O） Packet Strobe（数据选通）

　　3.HISTRF （I/O） Packet Strobe Complement

　　这个信号与HISTRS一起在HUBn inteface上传输与接收数据。

　　六、LAN LINK接口信号说明

　　1.LAN_CLK （I） Lan I/F Clock（网络时钟）

　　这个信号由Lann Chipset驱动输出，它的频率范围在5~50Mhz。

　　2.LAN_RXD［2:0］ （I） Received Data（接收数据）

　　这些信号是由Lan Chipset驱动输出到南桥。n

　　3.LAN_TXD［2:0］ （O） Transmit Data（传输数据）

　　这些信号是南桥驱动输出到Lan Chipset。n

　　4.LAN_RSTSYNC （O） Lan Reset（Lan Chip 复位信号）

　　七、EEPROM 接口信号说明

　　1.EE_SHCLK （O） EEPROM Shift Clock（EEPROM时钟）

　　这个信号由南桥驱动输出到EEPROM。

　　2.EE_DIN （I） EEPROM Data In（EEPROM数据输入）

　　这个信号是由EEPROM传数据到南桥。

　　3.EE_DOUT （O） EEPROM Data Out（EEPROM数据输出）

　　这个信号是由南桥传数据到EEPROM。

　　4.EE_CS （O） EEPROM Chip Select（片选信号）

　　当这个信号有效时EEPROM被选择。

　　八、PCI接口信号说明

　　1.AD［31:0］ （I/O） Address Data Bus（地址数据总线）

　　是用来传送起始地址。在内存或组态的交易期间，此地址的分辨率是一个双字组（Double Word）（即地址可被四整除），在读取或写入的交易期间，它是一个字节特定地址。

　　2.PAR （I/O） Parity Signal（同位信号）

　　在地址阶段完成后一个频率，或是所有写入交易的数据阶段期间，在IDRY#被驱动到僭态后一个频率，由Initiator驱动。所有读取交易的数据阶段期间，在TRDY#被驱动到僭态后一个频率，它也

　　会被目前所寻址的Target驱动。在地址阶段完成后的一个频率，Initiator将PAR驱动到高或低态，以保证地址总线AD［0:31］与四条指令/位组致能线 C/BE#［0:3］是偶同位（Even Parity）。

　　3.C/BE［3:0］# （I/O） Command/Byte Enable（指令或字节致能）

　　由Initiator驱动，在AD Bus上传输地址时，用来表示当前要动作的指令。在ADn Bus上传输数据时，用来表示在目前被寻址之Dword 内将要被传输的字节，以及用来传输数据的数据路径。

　　4.RST# （O） PCI Reset（复位信号）

　　当重置信号被驱动成低态时，它会强迫所有PCI组态缓存器Master及Target状态机器与输出驱动器回到初始化状态。RST#可在不同步于PCI CLK边缘的状况下，被驱动或反驱动。RST#的设定也将其它的装置特定功能初始化，但是这主题超出PCI规格的笵围。所有PCI输出信号必须被驱动成最初的状态。通常，这表示它们必须是三态的。

　　5.FRAME# （I/O） Cycle Frame（周期框架）

　　是由目前的Initiator驱动，它表示交易的开始（当它开始被驱动到低态时）与期间（在它被驱动支低态期间）。为了碓定是否已经取得总线拥有权，Master必须在同一个PCI CLK信号的上边缘，取样到FRAME#与IRDY#都被反驱动到高态，且GNT#被驱动到低态。交易可以是由在目前的Initiator与目前所寻址的Target间一到多次数据传输组成。当Initiator准备完成最后一次数据阶段时，FRAME#就会被反驱动到高态。

　　6.IRDY# （I/O） Initiator Ready（备妥）

　　Initiatorn 备妥被目前的Bus Master（交易的Initiator）驱动。在写入期间，IRDY#被驱动表示Initiator准备接收从目前所寻址的Target传来的资料。为了确定Master已经取得总线拥有权，它必须在同一个PCI CLK信号的上升边缘，取样到FRAME#与IRDY#都被反驱动到高态，且GNT#被驱动到低态。

　　7.TRDY# （I/O） Target Ready（目标备妥）

Target备妥被目前所寻址的Target驱动。当Target准备完成目前的数据阶段（数据传输）时，它就