基于DM642的嵌入式网络视频服务器的设计

些扩展的线形地址通过FPGA的Flash的基础寄存器进行定义地址，复位后默认是000。

　　（5）UATR接口。 双重的UART寄存器被映射在DM642的CE1空间的高位，随同FPGA异步寄存器一起。每一个UART，A和B产生8位的地址。本系统设计将CE1空间配置成8位存取。

　　（6）FPGA异步寄存器端口 。FPGA有10个定位在CE1空间高位的异步存储寄存器。这些寄存器实现的各种功能由于篇幅所限不再详叙。FPGA同步寄存器端口 FPGA在CE3地址空间开设同步寄存器。这些寄存器主要实现OSD功能和一些评估板连接。

　　（7）EMIF缓冲器/解码器控制 。EMIF缓冲器和解码器的功能通过GAL16LV8D普通逻辑数组驱动器实现，U15。驱动器可以对Flash进行简单的解码处理，UART与缓冲器共同控制CE1、CE2和CE3。

　　（8） 视频端口/McASP端口 。本系统设计有3个板上视频端口，这些端口可以根据可选择性功能，进行再分类，例如端口0和端口1的McASP和SPDIF功能。DM642使用所有的三个视频端口，视频端口0和视频端口1被用作输入端口，视频端口2用作显示端口。在标准配置中，视频端口0和视频端口1根据使用在McASP功能下进行再分类，连接到TLV320AIC23立体声编解码器或连接到SPDIF输出接口J9。

　　（9）视频解码器端口 。本系统设计可再分的视频端口0和视频端口1被用作捕获输入端口，命名为捕获端口1和捕获端口2。这些端口连接到SAA7115H解码器。视频端口贯穿CBT开关，所以他们为了背板的使用可以被选择性的禁止。另一半的端口被连接到板上的McASP端口。捕获端口1通过一个RCA类型的视频插座J15和一个4针的低噪声S-Video接口J16，连接到视频源。输入的必须是合成的视频源，例如DVD Player或视频相机。SAA7115H是可通过DM642的I2C总线进行编程的，并且可以连接所有的主要合成视频标准，例如NTSC，PAL和SECAM，这些都可以通过解码器的内部寄存器进行适当的编程。

　　（10） 视频编码器端口 。本系统设计视频端口2被用来驱动视频编码器。它通过FPGA U8发送，以实现高级功能，例如OSD。但它在默认方式下是直接通过视频，连接到SAA7105视频编码器。这个编码器可以进行RGB、HD合成视频，NTSC/PAL复合视频的编码，也可对依靠SAA7105内部寄存器进行编程的S-Video进行编码。SAA7105的内部编程寄存器通过DM642的I2C总线进行配置。 编码器连接到合成的或RGB显示单元。通过标准的RCA插座J2、J3和J4提供RGB图像。J3的绿色输出也可以被用于接口到合成显示单元。4针的低噪声S-VideoJ1也可用。15针的高密度DB接口允许系统驱动VGA种类的监视器。本系统设计高清晰TV输出，但要求更换一些支持HDTV的特殊过滤器。

　　（11）FPGA视频功能 。本系统设计使用Xilinx XC2S300E系列FPGA来实现增强视频功能和其他的一些连带功能。默认模式下，FPGA通过DM642的视频端口2输出视频到Phillips SAA7105视频编码器。对于HDTV，FPGA提供增强的时钟；对于OSD功能，FPGA提供了FIFOs，将视频端口2的数据与FIFOs端口的数据进行混合。FPGA的FIFOs在通过CE3空间的同步模式下，通过DM642的EMIF进行存取。

　　（12）以太网端口。在独立的模式下，DM642的以太网MAC被自动选择，并通过CBT发送给PHY。本系统设计使用的是Intel LXT971 PHY。10/100Mbit的端口被隔离，输出至RJ-45标准的以太网接口，J8。PHY直接连接到DM642。在制作过程中，以太网的地址存储在I2C的连续ROM中。 RJ-45接口具有2个指示灯，使它成为一个完整的端口。2个指示灯分别是绿灯和黄灯，用来指示以太网的连接状态。绿灯亮，指示已连接，绿灯一闪一闪，指示连接正在活动；黄灯亮，指示满双方模式。

　　二．系统的软件设计。

　　1.数据流程。（1）输入设备提供的一帧图象被采集到输入缓存，由YUV 4:2：2 格式进行重抽样变为YUV 4:2：0 格式。

　　（2）图象数据由输入任务模块通过一个SCOM序列提供给处理模块。

　　（3）提供图象数据给JPEG 编码库程序，动态检测即与以前图象作比较，动态部分被压缩成JPEG 图象并通过SCOM 消息发送到网络任务模块。

　　（4）网络任务模块建立JPEG 副本，当网上有一个对等端点连接到网络并申请"记录"，网络任务模块发送这些图象到对等端点。

　　（5）如果网上有一个对等端点请求"回放"连接，网络任务模块将从那个对等端点接收新的JPEG 图象，并发送原始和更新的图象到处理任务模块，消息通过SCOM 序列发送。解码产生的YUV 4:2：0 格式的图象被重新采样成YUV 4:2：2 格式的图象。

　　（6）JPEG 图象被作为解码器的输入，解码的图象通过SCOM 序列进行传输到输出任务模块。

（7）输出任务模块转