低功耗系统设计全方位解析：从硅片工艺到嵌入式软件

　　一旦选择好了合适的工作技术，IC设计者就可以选择进一步优化能源性能。当时钟门控最初问世时，它只在一个相对粗糙的水平上使用。时钟门控增加了一个系统的复杂性，因为电路设计者需要知道在任何确定的时间时，哪个逻辑路径需要时钟信号。

　　时钟分配。大多数MCU实现都采用一种层次式结构，将时钟信号和相应的电压水平分配到IC的各个部分。各个功能单元（如指令处理块与外设）被划分为组，每组都馈给一个独立的时钟树和电源网络。一个分频器或复用器从一个公共时钟源获得每一组的时钟信号。同样，如果这些组需要不同的电压（这种方案日益普遍），则一组功率晶体管和稳压器会为每组外设提供电压。

　　为尽量减少设计的复杂性，MCU采用了一种相对简单的时钟门控方法，只要一组中的功率单项均未激活，则会关断整个时钟树。不过，这种方法会向那些在活动组中不工作的逻辑送入时钟。例如，如果当前指令是一个分支指令，CPU核心中的加法单元也会收到一个时钟。如前所述，时钟信号在加法器中触发的转换会使功耗增加CV2f倍。

　　设计工具与技术的进步已能够使时钟门控的粒度增加到某个点，如果外设或功率单元在该周期内不工作，就不会收到时应用的工作周期钟信号。

　　电压缩放提供了更进一步的节能潜力，它能在必要时，为特定一组功能单元提供一个较低的电压。为一组功率单元或外设提供适当电压的关键在于片上稳压器或dc/dc转换器的实现，以及监控电路的使用，确保IC工作在所需要的电压下。

　　电源的考虑。片上稳压器为系统设计者提供了更高的灵活性，从而能从一只电池榨取更多电能。例如，片上开关降压转换器（如Silicon Labs公司的SiM3L1xx MCU产品）可以从一只3.6V工业电池获得输入，以高于80%的效率将其转换为1.2V.很多MCU没有这种特性，而是采用线性元件降压到合适电平，会有大量的消耗。在高级的实现中，当电池放电到某个水平，转换器无法做转换工作时，降压稳压器可以关闭。因此，电源可以在设备的整个生命周期上做到优化能效，一切均在软件控制下。

　　软件的决策

　　性能的缩放。高能效嵌入应用的实现有赖于软件的设计，软件要以最适当的方式使用硬件资源。什么样才是适合，这不仅取决于应用，而且要看硬件实现。同样，硬件越灵活（包括CPU、时钟、电压和存储器使用），开发者可以获得的节能潜力也越大。能感知硬件的软件工具为嵌入系统工程师提供了更高的认知度，使他们能够更多地了解到哪种更高节能是可实现的。

　　一种选择是采用动态电压缩放，如图3和图4所示。使该技术得以实现的是片上dc/dc转换器与性能监控电路，当应用不需要以最高速度执行指令时，它们提供了降低电压的能力。在这些情况下，系统就工作在较低的功耗下。最终的益处是一个输入电压的函数，可以在产品的生命周期内变化。图中显示了无电压缩放（VDD固定）、SVS（静态电压缩放），以及AVS（动态电压缩放）之间的相对差别。

　　AVS有一个有意思的地方，这就是AVS策略可以根据系统输入电压而改变。在本例中，当输入为3.6V时，用一个高效的内部dc/dc转换器为内部逻辑以及闪存供电，效率更高。但随着在产品生命周期内的电池放电，输入电压跌落，用输入电压为闪存子系统直接供电就成了更高效的方法，因为内部逻辑可以工作在较闪存更低的电压下。例如，Silicon Labs公司的SiM3L1xx系列MCU就有一个灵活的电源架构，有六个独立和可变的电源域，能够实现这种动态的优化。

　　增加硬件块（如DMA）可以进一步改变对能耗的折衷。

　　通常来说，CMOS逻辑电路工作得较慢，因为它们电压低。如果应用可以容忍较低的性能，则较低电压可以因能耗中的二次项而获得大的节能效果，例如常有这种情况，要处理的通信协议，其提交数据的速度不高于某种标准频率。泄漏为电压缩放提供了下限。如果每次运行花费时间太长，则泄漏就开始占据能耗方程的主要地位，从而增加了总能耗。因此，执行一个功能越快越好，然后就使处理器回到睡眠模式，尽量减少泄漏成份。

　　考虑一个需要完成相当多数字信号处理的无线传感器应用，例如玻璃破碎探测器。在本例中，应用会通过一个快速富利叶变换来分析由音频传感器拾取的振动，其特性频率来自于玻璃的碎裂。FFT比较复杂，因此，如要降低电压而以较低频率执行这个变换，就会大大增加泄漏，

　　即使是采用较老的工艺技术。本例的最佳方案是以接近最高频率运行这个变换，然后返回睡眠模式，直到要向主结点报告任何结果时。

不过，无线协议代码会产生不同的要求。射频协议要求事件有固定的