微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 硬件工程师文库 > DS1647为512k x 8非易失性静态RAM

DS1647为512k x 8非易失性静态RAM

时间:09-22 来源:MAXIM 点击:

  DS1647为512k x 8非易失性静态RAM,包括一个完备的实时时钟,两者均以字节宽度格式访问。非易失性时间保持RAM功能等价于任何一款JEDEC标准的512k x 8 SRAM。该器件也能够轻松替代ROM、EPROM及EEPROM,提供读/写非易失性以及增加实时时钟功能。实时时钟信息占用8个最高端RAM地址。RTC寄存器包括年、月、日、星期、时、分、秒等数据,以24小时制、BCD编码格式表示。对于每月天数及闰年的修正是自动完成的。RTC时钟寄存器是双缓冲的,以避免在时钟更新循环期间可能引起的不正确数据存取。双缓冲系统也能阻止存取时间寄存器数据时所引起的时间损失。DS1647还包含自身电源失效电路,一旦VCC电源进入超出容差状态,则禁止访问该器件。该特性由于避免了错误的访问和更新周期,因而阻止了较低VCC引起的不可预测系统运行的数据丢失。

  关键特性

  集成了NV SRAM、实时时钟、晶振、电源失效控制电路及锂电池

  时钟寄存器访问方式等同于静态RAM,这些寄存器占用8个高端RAM地址

  无电源供电时,可保持非易失性10年以上

  BCD编码的世纪、年、月、日、星期、时、分、秒,同时具有自动闰年补偿至2100年

  电源失效写保护允许±10% VCC电源容差

  DS1647 (DIP模块):

  标准JEDEC字节宽度128k x 8 RAM引脚

  DS1647P (PowerCap模板):

  表面可贴装的封装形式,直接连接到包括电池和晶振的PowerCap模块

  电池可更换(PowerCap)

  电源失效输出

  引脚兼容于其它密度的DS164xP时间保持RAM

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top