FPGA验证技术在航空电子领域的应用

用于真正的硬件？ 是。在Aldec的DO-254/ CTS的情况下，例如，它会自动应用用于仿真到实际硬件测试向量。如所提到的，因为真正的硬件不那么确定，可以模拟结果和实际硬件测试之间发生错配。这种差异- 例如，横过时钟域或者非理想时钟信号的亚稳态- 可以使用图形波形观测器工具的影响。

DO-254 / CTS™母板

验证工程师必须决定，在调查期间，如因任何差异的原因是一个过于简单的功能仿真还是真实的硬件问题被标记。在决策过程中帮助，比较工具可以被配置为接受所造成的实际硬件的不确定性的行为差异。

多种配置选项都是必需的，从简单的宽容或偏移开始以及检测和所选接口匹配整个交易结束。一旦整个系统的配置是否正确，全部由模拟测试基准覆盖的要求，可迅速地与真实硬件验证。更重要的是，该过程是自动化的和可重复的。

因此，验证工程师也不能幸免与应用电路板的工作月，试图掩盖在物理测试的要求。一些物理测试必须与应用板上仍然执行，因为FPGA将需要与董事会其他组件进行交互。具有在FPGA内部有什么诚信的信心是一个很大的鼓舞，虽然。

DO-254/ CTS™子板

交易测试平台

让我们切换回ASIC世界了一会儿。ASIC验证工程师可以在一个行为像真实的硬件仿真器上运行测试平台。该测试平台的设计与非确定性的硬件（即仿真器的FPGA）的工作。结果的正确性在使用事务的抽象级别被检查，并且不确定性通过杂交时钟域信号（或其它的定时效应）引入导致相对于时间的事务的位置的变化。

这不是为无时序事务测试设计（参见图3），它可以与发生和交易的各种命令的不同时间自动处理的问题。没有人工审核需要检查结果的正确性。它可以自动完成。

图3：交易测试平台

然而，传统的定向测试基准也可以是交互的，并且可以在滞后或测试的接口上的操作的重排序正确反应，所以不宜它们只是工作以及对真实硬件事务测试平台？不幸的是，没有。即使传统的测试平台是互动的，它不能直接与由于速度约束真实硬件进行通信。HDL仿真器的速度不够快与真正的硬件进行通信。如果模拟的测试平台太慢提供测试向量实时硬件，测试向量必须在一个文件中被收集，并在实际速度以后施加到硬件。

幸运的是，TBV方法更加灵活。一个TBV测试平台的设计上的交易者（图1），这是在仿真器实现沿，并以相同的速度为，被测试的设计工作的通信。

该事务处理器也可以作为测试平台和被测设计之间的速度桥梁。如果测试平台太慢的交易者通常要保持测试的设计处于观望状态的能力。此外，交易测试平台的速度更快，因为他们在一个更高的抽象层次上运行，使用相对短消息通信交易者。此外，验证系统的速度可以通过倾倒与交易者交换以一个文件中的消息，没有不必要的延迟后把它们应用到硬件增加。

该方法TBV传统上基于SystemC和SystemVerilog语言和库TLM一样，SCV或VMM，OVM或UVM有关。究其原因，联想可能是因为TBV经常与约束随机生成方法使用。提到的库包含TBV测试平台的实施与约束随机生成有用的元素。

SystemVerilog的测试平台与UVM库中的航空电子社区已经使用;然而，TBV方法不需要被限制在任何特定的语言或库。

交易测试平台可以用任何语言来实现。事实上，约束的随机生成是不用于约束的数据结构的随机化适当内置构建体中的HDL语言实现困难得多。

一个VHDL测试平台也可以是事务性的，即使不使用约束的随机生成。它可以在更高的抽象水平编写，并与试验设计了交易者沟通。 （图4显示了Aldec公司的DO-254 / CTS如何适应这一点。）

图4：Aldec公司的DC-254 / CTS与交易者的工作。

这样的测试平台架构足以从在环硬件快速灵活的验证获益;的技术已在航空航天工业中使用。

只是为了让个人的观察，并在核实超过50个基于FPGA的使用航空电子应用Aldec公司的DO-254 / CTS，我注意到，像ARINC 818高速接口（或其他基于LVDS信号）总是使用验证事务级方法，因为高速接口操作不能被分析（几乎）在比特级别。他们必须进行解码，并在一个更抽象的层次提供了分析。传统的位级方法用于低速接口。

项目总结

总之，TBV正在的航电设备的设计人员采用。它目前正在与RBV相关认证的目的，虽然TBV主要用于高速接口，航空电子测试平台可能会演变成为在不久的将来完全事务性测试平台，特别是在系统的Verilog的日益普及和UVM库的光在测试平台和SoC FPGA接近航电项目。

此外，由于在本文开头提到的，求的FPGA DO-254符合面临相当大的挑战，拥有严格的基于需求的设计和验证的过程，必须遵循以确保产品发挥预期的作用。可追溯性，因此，必须在这方面Aldec公司的规格，TRACER，很多