消费类音视频SoC系统的ATE测试

足的并行测试，以得到多测试点的效率。

基带处理器块由正交(I/O)发射(TX)DAC和接收(RX)ADC对组成。在2G至2.75GGSM/GPRS/EDGE技术中，载波信道间隔限于200KHz，导致低频零IF。W-CDMA采用5MHz信道，对应的带宽较宽。

RX和TX路径通常要求全动态测试，包括信号对畸变(SND)、CIN以及XTALK。I/Q对DAC和ADC还要求增益匹配和相位匹配测试，指标分别规定在0.1dB和3度高精度内。在发射期间保证信道隔离的要求，导致对DAC进行附加的带外(00B)衰减的测试。邻道功率比(ACPR)能确认信道隔离程度，对W-CDMA用DAC，检验的OOB频率高达10MHz。

高清晰度视频编码器

当前SoC器件支持多种视频输入标准。传统的NTSC或PAL器件备有超级视频CS-VIDEO和复合模拟输出。支持HDTV需要3个附加输出，来提供符合YPrPbHDTV(EIA-770.1-3)的信号。备齐上述全部输出需用6个视频DAC：2个用于S-Video、1个用于复合输出、3个用于RGB。

虽然数字视频标准最高要求的接口速度为74MHz，但测试DAC性能要求的模拟带宽约为8MHz，分辨率10至12位。单个视频DAC的典型测试项目包括积分非线性(INL)、微分非线性(DNL)以及SND测量。而HDTV系统的图形质量是由DAC输出的相对精度决定的，须对输出增益和相位匹配作附加测试。内置数字视频器件的总测试时间与测试可提供的并行数字化仪的数量直接相关。待测视频DAC的数量通常在6个以上，由于缺乏测试仪资源，建立一套串行化测试方案是必不可少的。

并行测试方案

虽然降低总COT受多个变数的影响，但实施多点测试和并行测试来改进吞吐率无疑是主要方法。最新一代ATE系统采用多端口体系结构，支持成组的和待测器件功能相匹配的测试仪资源结构。

实现上述目标的两个主要功能是每端口定时发生器和每端口序列发生器，前者与测试芯核的频率相匹配；后者可工作在不同测试模式并自动地执行序列指令。每引脚多端口方案比上述方案更进一步，将ATE系统的数字和模拟两种资源的粒度细分至每个引脚。测试典型SoC的必备的资源结构实例包括：用作通信处理器的DSP、存储器，以及与模拟IF或RF前端接口的ADC和DAC。在本场合，数字引脚配置成扫描模式，用来测试DSP芯核(见图2)。

ADC块需要任意波形发生器(Arb)和数字通道，数字通道处于捕获模式来采集与分析ADC的输出。DAC则需要多个数字通道组成的端口，用数字源存储器(DSM)或波形存储器段以及波形数字化仪来测试。每个端口能自动地工作在不同的测试频率，执行不同的序列指令。

由于测试系统已在每个引脚基础上进行分段，通过复制测试矢量的映象和每测试点使用的引脚上序列，应用软件能自动地管理绝大部分多测试点的控制。

并发测试是多端口测试的扩充，让这些芯核并行地进行测试。当然，器件中每个芯核应是ATE系统可独立地访问和控制的，能独立工作的。将每个器件芯核串行测试的纯序列流修改为多个器件芯核并行测试的序列流，能大大减少测试执行时间(图3)。

在大规模器件(如无线基带SoC处理器)中，有无数个模拟芯核，并行地测试这些芯核需要大量的模拟资源。若按4个测试点，全并行、并发测试式计算，需提供28个数字化仪，这在当前的ATE系统中还难以实现。

一种新型模块体系结构

测试当前消费品器件中使用的各种模拟芯核，需要高度并行，低开销的解决方案。若在每个模块中组合几个模块功能，能相应地减少每个模拟模块的占用空间，这样，就有更多的空间留给必需的数字模块。一个内置8个独立Arb或数字化仪单元的模块具有灵活地配置的优点：或只用作数字化仪单元，或是数字化义与Arb单元的组合。

降低消费类器件测试的COT不仅要解决ATE测试系统的并行测试方案，还要减少并行测试带来的ATE开销。多芯核是当前SoC消费类器件的主要特征，在对ATE硬件进行体系结构改进时同样要考虑上面两个因素，这样才能得到最佳的测试解决方案。