高性能示波器应对光通信测试

设计人员利用全部四个通道前所未有的捕获功能捕捉实时信号，并且利用业界最高的波形捕获能力来捕捉更多的信号细节。利用一套工具集(为提供更快的设计和一致性测试而设计)实现高速串行数据信号的自动设置、捕获及分析。

示波器主要性能包括：双通道高达33GHz和100GS/s，四通道高达23GHz和50GS/s；小于9ps的上升时间(通常为20/80)；低于0.56％的垂直噪声，≥5.5的有效位数；30多个可定制特殊应用软件分析包。

示波器性能考虑

由于示波器是设计方面(尤其是信号完整性方面)至关重要的工具，设计人员应熟悉示波器的指标及它们影响测量的方式。让我们观察一下最重要的三大因素：上升时间、采样率和带宽，从而对它们进行更深入的了解。

上升时间：示波器的上升时间越快，测量到的上升时间就越准确。但是，当示波器的带宽或上升时间和信号的上升时间彼此更接近时，会怎样呢？有人曾用经验法则(如：0.35/上升时间)来计算所需的示波器带宽，但这种经验法则只适用于某些示波器的前端设计，并且通常不适用于当今为高速串行数据速率和伴随的快速上升时间而优化的前端设计。

应当注意的是，具有相同带宽性能的两台示波器可以具有完全不同的上升时间、幅度和相位响应。所以，仅了解示波器的带宽无法可靠地揭示出其测量性能。此外，通过计算确定的上升时间可能也不准确。了解示波器上升和下降时间响应的最可靠方法是，使用一个比被测示波器信号快得多的理想的阶跃信号对其进行测量。

在使用DPO/DSA73304D的情况下，使用这种方法确定出9ps的上升时间。但是，信号速度可以被测量的意思是什么呢？根据正确的经验法则，信号上升时间与示波器上升时间的比值为2x或>18ps。事实证明，对于当今最快的FPGA设计中使用的28Gb/s的串行解串器(SerDes)而言，这是指定的上升时间。

采样率：因为更快的采样率将带来更多的波形细节，所以这一因素非常重要。另一方面，对最快的信号而言，采样率不足可能导致欠采样。DPO/DSA73304D提供了一流的采样率性能。利用交错技术提供的采样率性能可将杂散高频的影响降至最低，该技术采用的是8路采样/保持方法。参见图4中的数据，可得出成功和失败执行的交错技术的差异。

奈奎斯特定理(Nyquist theorem)指出，采样系统应以输入信号最高频率的2倍以上进行采样。虽然这是最低的起点，但是在任何情况下，采样率越高，结果越准确。通过使用2.5倍于输入频率的较高采样率或更高的采样率，可以提供更多的感兴趣信号上的采样点，且能避免混叠。对于极高速信号的表征而言，这将特别重要。

图5显示了较高的采样率值。黄 色跟踪线(C1)在50GS/s上，而白色跟踪线(R1)在100GS/s上。过采样的原因包括：为确保信号中已知和未知的高频部分被捕获，且没有混叠；为实现卓越的定时分辨率(特别是快速瞬态信号或边缘上的定时分辨率)；作为一种减少测量中噪声的手段，采样过密会减少示波器模数转换时附带产生的量化噪声。

带宽：示波器必须有足够的带宽来捕捉高频部分，以便准确地显示信号的转换。但是，当销售商为带宽需求进行善意提示，推荐5次谐波时，事情在不断发生变化。边沿速率(上升/下降时间)的变化并没有与数据速率的变化同步。这意味着，所需的最大带宽受上升时间的影响更大。例如，目前第三代规格的上升时间在30ps的范围内。随着速率的不断提高，这似乎并没有很大变化，这表明，相对于数据速率的信号谐波含量正在下降。

设定垂直量程：除带宽、采样率和上升时间外，对高性能示波器来说，观察当前高频信令中常见的低压信令非常重要。在这一领域中，DPO/DSA70000D系列提供了无可比拟的灵活设定垂直量程的能力，是唯一提供可变端接电压(Vterm)的高性能示波器。在传统上，示波器输入一直是接地的，而被测信号通常没有参考地电平。多种现代应用(包括DC耦合信号应用)现在要求具有正或负的端接电压才能运行和检测。把这些高速信号引到大地至少会损害测量结果，要求专用夹具电平移位和/或衰减信号，则可能会损坏被测器件(DUT)。

过去，调节测量系统的端接电压需要采用专用探头或定制衰减器网络，这引入了额外的测量噪声，需要额外的成本。DPO/DSA70000D系列为DUT提供了高达±3.4V的可变Vterm，并在前端MCM采用了分路电路设计，支持较大的偏置范围。

用户可以调节示波器、镜像DUT的条件和特点，在其最终运行的类似环境中测量高速信号，而没有引入衰减或可能使信号失真的定制电路。

随着现代高速信号的电压范围下降，工程师还需要具有广阔灵活的测量视角。DPO/DSA70000D系列与Vterm功能相结合，提供