可降低下一代IC测试成本的确定性逻辑内置自测技术

层，DBIST控制器自动由DFT COMPILER合成、插入并连接到带DBIST的模块测试引脚上。为支持更大型设计，DFT Compiler可以使用扫描插入和带DBIST模块的"只测"模型，这些只测模型提供的容量几乎无限，大大缩短了顶级DBIST综合的运行时间。DBIST控制器几乎不需要用户输入，可自动配置用于最后内部扫描链路结构，其流程是透明的，它处于DBIST解决方案的中心并帮助得到最后的结果。

DBIST控制器利用若干标准逻辑BIST元件实现高度优化测试系统，这些单元包括：

·一个或以上伪随机方案发生器(PRPG)，每个都由一个很宽的线性反馈位移寄存器(LFSR)和并行影子寄存器组成，以使晶种再植最优；

·一个或以上移相器，为内部扫描链路输入提供统计独立的PRPG值；

·一个或以上压缩器，把内部扫描链路输出数减少到1/4；

·一个或以上多输入记号寄存器(MISR)以收集测试响应；

·一个DBIST状态机和相关计数器。

除了所需逻辑BIST功能外，DBIST还支持4个单独测试模式用于完整的制造测试程序：

1． 常规DBIST测试模式--内部扫描链路数据来自于PRPG，扫描链路输出到MISR。

2． 常规扫描测试模式--内部扫描链路绕过DBIST控制器，重新设置为数量更少直接连到芯片引脚的扫描链路，该模式对于小型扫描测试很有用，如IDDQ和路径延迟方案。

3． DBIST控制器测试模式--DBIST控制器里的状态元件重新设置为直接连接到芯片引脚的扫描链，允许DBIST控制器高覆盖范围测试。

4． DBIST诊断模式--内部扫描链路数据来自于PRPG，但是扫描链路输出绕过MISR功能，这样捕捉的数据能直接卸载并在MISR输出端取样。

创建完整带有DBIST设计的最后一步很容易被忽视，但它与前面的步骤一样重要。在这一步中，DFT Compiler为所有DBIST控制器测试模式创建DBIST测试协议。这些协议为TetraMAX生成的DBIST方案提供全面控制和时序信息，同时要求能识别DBIST测试结构和正确实施全面的顶级DBIST DRC。图3是采用IEEE标准测试接口语言(STIL)句法做成的DBIST测试协议文本样本。

可预测高测试覆盖率

正如DFT Compiler可以确定提供带DBIST的设计一样，TetraMAX ATPG可以确定生成有效的DBIST测试方案，提供和扫描一样高的覆盖率，这样的范围只能通过赋予PRPG状态初始化外部数值才能可靠实现。和扫描测试方案一样，TetraMAX ATPG关注多种故障，并只设定所需的关注数据位(care bit)来检测这些故障。与用随机数填满剩余非关注位的扫描方案不同的是，DBIST方案的非关注位来自于PRPG，关注位用于计算PRPG晶种。

只要DBIST方案的关注位少于PRPG状态位，就能解线性方程以找到PRPG外部值，这样就能生成带有全部所需关照位集的方案。从一些用户电路收集到的数据表明，在256和512比特之间的PRPG生成方案与扫描相比覆盖范围没有缩小。与扫描一样，TetraMAX将用故障模拟PRPG生成的全部DBIST方案，反映非确定值附加测试覆盖范围。TetraMAX Verilog模拟测试台完全支持针对正常芯片模式的DBIST方案验证。

该技术不仅适用于粘着性故障测试，而且适用于确定性转换故障方案。DBIST结构允许两个没有ATE外部信号变化的全速周期，不用最后位移发射和捕捉时钟脉冲。这种试验比传统扫描或逻辑BIST试验具有更高深亚微米缺陷覆盖率，而且不会使全速逻辑BIST耗用太多功率。DBIST形成的巨大空间保证了以最少附加成本也能应用高覆盖范围转换故障方案。

减少测试数据量和测试时间

确定性逻辑BIST PRPG晶种不仅能够提供确定范围，还有一种更加有效的方法存储和传输ATPG激励。例如100K扫描单元大型设计要求每个扫描方案有100K输入数据位，但每个DBIST方案却只需不到500个输入数据位即可，输出端数据减少得更多，因为不用为每个扫描方案存储100K～200K预期输出数据，这些比特在与预计反应比较之前，先被压缩到多个方案的128位符号中。

减少测试时间依靠两个基本技术，第一个是DBIST结构只用很少外接测试引脚的大量并行内部扫描链路。增加传统扫描并行扫描链路数成本很高，因为每增加一个扫描链路需要增加两个测试引脚和ATE通道。在默认情况下，DBIST使用512个内部扫描链，虽然支持的数量有些不同。对于缺省配置，大约需要20个外接测试引脚，尽管DBIST控制器可以专门配置为只使用6个外接引脚。

第二个技术是对PRPG并行重新赋值。如果内部扫描链路转换要等待PRPG赋值后才能完成，那么测试时间和扫描相比不会缩短多少，可在当前方案转换到内部扫描链路的同时把下一值赋予PRPG并行阴影寄存器里，测试时间是最长