微波EDA网,见证研发工程师的成长!
首页 > 测试测量 > 测试测量技术文库 > 通过损耗测试实现高性能调制解调器的设计

通过损耗测试实现高性能调制解调器的设计

时间:11-04 来源:EETCHINA 点击:

试条件具有单个不带延时和衰减的路径,还有1至3条带延时和衰减的路径。

在这一系列测试中,调制解调器系统允许在实现了测试条件的60秒后,通过预均衡算法调节预均衡系数。PHY-20规定了7种测试条件下的每个测量结果,并与27dB MER的合格标准进行比较。

每条反射路径的延时和损耗值均可修正,由此增加或减小微反射的模拟配置。一般而言,较小的损耗和延时设定将使性能进一步降低。

表征数据包丢失

丢 包特性的测试可用来衡量调制解调器系统的上行和下行通道性能。当执行该测试时,测试条件规定为一种损耗,如宽带噪声、窄带噪声、调制干扰或IMD。CNR 与丢包率的测试中,需要将损耗从一个固定的初始值变化到另一个固定的终止值,这里的丢包特性测试是为了找到产生预定义的合格/不合格的临界损耗值水平。

在丢包特性测试中,损耗条件等级将持续增加,直到丢失的数据包超过了合格标准,将这个损耗值略微降低即得到要求的值。该测试的目标丢包率通常为1%。

本 文给出了在一般的HFC网络损耗条件下调制解调器性能的测试结果,根据分析这些结果可以作出一些结论。其中最重要一点是并非所有的调制解调器系统的性能一 样。尽管调制解调器或CMTS可能通过了DOCSIS验证,但现实中这些设备的性能仍然可能有很大变化。这一点也强调了性能测试对设备运营商和生产商都非 常重要。

许多开发商正致力于开发调制解调器,期望充分利用用户对高速接入通信网络的需求。由于在该领域中诸多开发商竞争激 烈,开发商在实际的HFC网络条件下提高产品性能就显得尤为重要。通过制订出综合了本文所描述的测试方法的测试计划,开发商可以设计出性能更佳的调制解调 器,为用户提供可靠的高速接入功能。而如果等到调制解调器设计完成后到现场进行性能测试,再根据测试结果进行反复设计,必将导致设计时间延误,增加设计成 本

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top