IBIS 4.1可以增强信号完整性建模功能

获得更大的好处。事件驱动解算器可以将模型的逻辑和控制部分的仿真速度提高几个数量级。总之，AMS语言为IBIS的速度和开放带来了Spice独具的灵活性和精确度性，堪称完美之作。

图4：具有可变上升下降时间的延时
三阻抗区电流源VHDL-AMS模型。

IBIS 4.1

图1示出了与传统的IBIS 3.x相比之下的IBIS 4.1打包器工作原理。虽然乍一看IBIS 4.1多语言IBIS打包器似乎不是很必要，但事实上非常管用，是Spice或AMS模型的极好补充。

虽然该模型提供的是传统的电气仿真信息，但IBIS打包器可以提供原始模型用户无法提供的所有物理信息。这些物理信息可以极大地简化器件与整体仿真的集成工作，并为自动测试提供测量标准，同时提供其它一些能令模型更易使用的信息。

IBIS 4.1模型的内容行如图2所示，从中可以看出与传统IBIS 3.x模型的不同。关键词"external model"表示这是一个多语言模型。"Language VHDL-AMS"语句指出所用模型采用的是IEEE 1076.1 VHDL-AMS语法。IBIS"corner"语句功能已经得到增强，包含了VHDL-AMS源代码所在的文件名称以及实体-结构体对使用的名字。

参数行对PCI Express等可配置器件来说是非常有用的。用户可以利用这些参数快速修改驱动器配置，例如电压摆幅、预加重或接收器量化等，从而为他们的特殊PCB性能特征找到最佳的配置组合。

图3 和图4给出了部分PCI Express驱动器的Spice宏模型样本和IEEE 1076.1 AMS语法，并给出了具有三个阻抗区的简单电流源模型。AMS模型规定上升和下降沿速率独立于触发器。Spice模型的上升和下降时间锁定于输入信号的上 升下降时间。由于Spice没有提供if-then-else功能，因此利用了压控电阻来实现这个功能。

图5：采用IBIS 4.1模型分析U15的典型版图。

需 要注意的是Spice宏模型是利用符合Berkeley Spice 3F5的器件编写的，但采用的不是Berkeley Spice语法，因为作者不能访问Berkeley Spice兼容仿真器，而Berkeley Spice仿真器都不具有AMS功能，因此不可能实现真正的测试基准。

用于SI分析的IBIS 4.1实例

不管是加密过的Spice、Spice宏模型还是AMS，一旦模型采用了IBIS 4.1格式，使用起来就非常简单。就拿本文作者最拿手的工具来说，仿真由IBIS4.1驱动器驱动的线径只需六个简单步骤：

1) 输入IBIS 4.1模型

2) 输入版图(或放置用于版图预分析的模块)

3) 将IBIS 4.1模型指配到一个部分

4) 选择网络进行仿真

5) 选择"探查网络"

6) 观察结果

图5给出了采用IBIS 4.1模型分析U15上的数吉比特输出的典型版图，该图同时示出了使用IBIS 4.1参数性能可达到的定制性。图中所示的HSSI配置菜单允许用户快速修改IBIS

图6：采用Spice晶体管级模型和
AMS模型后的仿真结果比较。

当然，根据所用模型的类型不同，步骤5和步骤6之间的时间会有很大的变化。对PCI Express驱动和接收器(互连走线长度为15英寸)的最近测试结果如图6所示。

值得注意的是，AMS模型的仿真速度要比Spice晶体管模型快200多倍，而得到的结果是一致的。Spice宏模型也产生相似的结果，但速度比AMS模型要慢一些。

结论

IBIS 4.1标准的新功能可以为当今和未来的技术提供创建工业标准SI模型所需的工具。有关IBIS 4.1标准的更多信息详见www.eigroup.org/ibis/default.htm网站介绍，有关支持IBIS 4.1和AMS的工具信息请登录www.mentor.com/ics。

作者：Gary Pratt

系统设计事业部高速技术经理

美国明导咨讯公司