节能、高性能的3G-SDI解决方案

SDI是串行数字接口，被用来传送无压缩的数字视频信号。在上世纪80年代，SDI得到了快速发展并对其标准作出了定义。3G-SDI中的3G是指SDI信号的数据传输率为3Gbit每秒。由于HDTV可以支持每秒30帧的逐行扫描1920×1080的分辨率格式，而3G能够支持比HD视频信号最高帧扫描频率高一倍的频率，即3G可以支持每秒60帧的HD信号，这在观看动态视频时的差别是很大的。

　　SMPTE424M定义了3G-SDI的物理层及这类电信号的特征性能。传送的信号应该有800mV的电压摆幅，上升和下降时间必须小于135ps，允许有一些过冲的存在，但不可以超过10%，即80mV。在SMPTERP184中规定了时钟抖动和调整抖动的定义，它们需要的抖动参数分别小于2UI和0.2UI，调整抖动参数实际上要求是0.3UI，但是SMPTE强烈推荐使用0.2UI的参数要求，因此本文将使用0.2UI的参数要求。接收器中，在10Hz到297MHz的频带内，输入抖动容限，从2UI到0.2UI。发送器的输出与接收器的输入都应该被优化以保证回波损耗。
　　
　　在发送器中，大部分抖动来自于串行器，电缆驱动器也会增加一些抖动。图1所示为目前正在使用的发送器的典型框图，它可以工作到HD、SDI，但是它不支持3G-SDI。由于20位的数字视频总线已经在HD中制造了EMI问题，而在3G中该时钟频率加倍，因此EMI问题在3G中将更加严重。此外，PCB的布线也不是一项简サ墓ぷ鳎こ淌娑栽?48.5MHz工作下的20条印制线。FPGA产生的时钟信号也包含很多抖动，因此这些时钟是不适合直接用于串行器的，由于会增加串行器的输出抖动，从而需要加入抖动消除电路或Genlock电路以消除抖动。此外，有一些串行器也要求一个干净的本地时钟，这些抖动和本地时钟不仅增加了系统成本，也占用了PCB的面积。最后，串行器是一个模拟信号器件，包含了数字处理单元以及模拟串行单元，因此产生低抖动的模拟数字信号很困难。以HD信号为例，最小可以实现的输出抖动大约为115ps或0.17UI，因此如果要支持3G，必须要采用全新的结构。

　　NS的SDI串行器和解串器产品创新的结构为SDI-3G提供了低辐射、低成本、低抖动和高性能的解决方案，在FPGA和串行器或解串器之间采用了LVDS技术，从而去除了TTL连接。由于LVDS具有非常低的EMI辐射和功率损耗，因此非常适合应用在手持产品中。另外，PCB的印刷线也从20根减少到10根，使得PCB的设计更加容易。由于芯片内部设计了高性能PLL锁相环，不再需要外置本地时钟及抖动消除电路，因此系统成本得到了明显的降低，同时节约了电路板的面积。因为FPGA已经存在于系统中，不需要额外的费用，因此大部分数字信号处理工作可以由FPGA完成，如CRC及行号插入、光栅、ANC和EDH插入等。事实上，由于最困难的串行工作现在已经由串行器来完成了，因此可以降低FPGA的等级。这种串行由于采用了优秀的模拟技术工艺和高精度的锁相环，因此可以提高解串器的抖动容限，最低可以达到0.6UI。和串行器类似，我们在解串器中也可以集成类似的环路，它可以简化设计和减小空间，所以这样的解串器不需要本地的时钟，它是一个微小空间的7×7毫米的LLP封装，如图2所示。

　　当信号从一种介质传送到另外一种新的介质时，一部分信号将会被反射，剩余的信号将穿过这个介质。声光和电磁波都有类似的特性，这是因为当介质改变时介质的密度和特性会发生变化。在传输线的原理中，印制电路线的宽度和其特性阻抗成正比，所以信号在两个不同阻抗的印制电路线间传输时反射就会发生，反射的发生会减小信号的能量，影响接收器的处理，同时信噪比也会减小。另外当信号朝着源的方向被反射回来时，它会和原始的信号相混合叠加，降低信号的完整性，如图3所示。

　　回送损耗可以用来衡量两种阻抗匹配的优劣。通常的BNC连接器、电路板走线、电缆驱动器，输出阻抗或均衡器的阻抗都各不相同，所以在实际的应用中需要考虑SMPTE严格的回送损耗指标要求。回路损耗是和频率相关的参数，当频率升高时，寄生电容和电感变得更加的明显，它会使回路损耗变差。NS的SDI系列产品都有很好的输入输出回路损耗特性，只需要使用一个简单的小网络就可以实现和BNC连接器的匹配。最普通的网络可以通过将一个小小的电感和一个75Ω的电阻并联来实现，这个匹配网络在直流特性时应该看起来象一个短路线，允许由终端电阻来提供传输线阻抗；在很高的工作频率条件下寄生电容的阻抗值将会占主要的部分，这时回路损耗补偿网络可以提供75Ω的阻抗作为终端电阻，如图4。

即使你的系统可以满足前面所述的指标要求，但也不能确定系统是稳定可靠的。与