微波EDA网,见证研发工程师的成长!
首页 > 应用设计 > 消费类电子 > 主存储器部件的组成与设计

主存储器部件的组成与设计

时间:05-02 来源:电子查询网 点击:

\ 静态存储器字、位扩展 \

主存储器的读写过程

\
静态存储器地址分配:
为访问 2048 个存储单元,要用 11 位地址,把地址总线的低 11 位地址送到每个存储器芯片的地址引脚;对地址总线的高位进行译码,译码信号送到各存储器芯片的/CS 引脚,

◎在按字寻址的存储器系统中实现按字节读写
\
4、主存储器实现与应用中的几项技术

(1)动态存储器的快速读写技术
◎快速页式工作技术(动态存储器的快速读写技术)
读写动态存储器同一行的数据时,其行地址第一次读写时锁定后保持不变,以后读写该行多列中的数据时,仅锁存列地址即可,省去了锁存行地址的时间,加快了主存储器的读写速度。
◎EDO(Extended Data Out)技术
在快速页式工作技术上,增加了数据输出部分的数据锁存线路,延长输出数据的有效保持时间,从而地址信号改变了,仍然能取得正确的读出数据,可以进一步缩短地址送入时间,更加快了主存储器的读写速度。

(2)主存储器的并行读写技术
是指在主存储器的一个工作周期(或较长)可以读出多个主存字所采用的技术。
方案1:一体多字结构,即增加每个主存单元所包括的数据位,使其同时存储几个主存字,则每一次读操作就同时读出了几个主存字。
\
方案2:多体交叉编址技术,把主存储器分成几个能独立读写的、字长为一个主存字的主体,分别对每一个存储体进行读写;还可以使几个存储体协同运行,从而提供出比单个存储体更高的读写速度。
\
有两种方式进行读写:
◎在同一个读写周期同时启动所有主存体读或写。
◎让主存体顺序地进行读或写,即依次读出来的每一个存储字,可以通过数据总线依次传送走,而不必设置专门的数据缓冲寄存器;其次,就是采用交叉编址的方式,把连续地址的几个存储字依次分配在不同的存储体中,因为根据程序运行的局部性特性,短时间内读写地址相邻的主存字的概率更大。

(3)存储器对成组数据传送的支持
所谓成组数据传送就是地址总线传送一次地址后,能连续在数据总线上传送多个数据。而原先是每传送一次数据要使用两个时钟周期:先送一次地址,后跟一次数据传送,即要传送N个数据,就要用2N个总线时钟周期,成组数据传送方式只用N+1个总线时钟周期。
实现成组数据传送方式,不仅CPU要支持这种运行方式,主存也能提供足够高的数据读写速度,这往往通过主存的多体结构、动态存储器的EDO支持等措施来实现。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top