慎选加速译码解决方案满足不同产品需求

通用处理器优点不少 然设计较复杂开发难度高

通用处理器是1种可程序化，能在同1硬件平台上平行支持多种应用的模式。通用处理器的设计方式主要有2种，即DSP核心和RISC核心。但对于RISC核心的解决方案来说，由于缺乏运算功能、内存频宽有限及缺少视讯处理指令，基本上不太适合执行视讯处理或其它复杂数学运算任务。

例如以最常见的通用处理器(ARM/MIPS)来看，就算加入针对多媒体处理的加速指令，全速的H.264译码负担也相当沉重、不流畅，因此这2款处理器也都先后加入DSP处理单元，藉此改善多媒体串流编/译码效能表现。

就整体设计规模来看，通用处理器模式所需逻辑闸数，比前述2种方式多，但通用处理器具有可以任意再使用弹性，例如在平行执行基频处理任务、定位(如GPS)或管理蓝牙连接，对其它任意数据串流进行译码或编码。

因此DSP模式获得绝大多数通用处理器设计模式采用，大部分的编/译码器是运算密集型，而DSP本身便是设计用于高效能数学运算。另外，功耗和成本是行动串流传输中的考虑重点，一般而言，DSP核心也能在进行多媒体编/译码时，提供比通用核心更高的效能及更低的功耗表现。

因此在SoC设计时，便要考虑各种应用层面与效能需求。例如在各种不同的编/译码器，加上不断变革的各种标准要求下，DSP解决方案也必须是可高度程序化的设计，专用的多媒体指令，能大幅加速纯软件多媒体执行速度。透过算法最佳化展现的额外加速能力，有如在视讯处理管线中产生1条快捷方式，不但效率高，且DSP功耗能够降低。

相关指令有用于运动估计和解锁滤波器的绝对差分指令、用于1/2或1/4画素运动补偿的四分平均指令、用于非线性滤波器和预/后处理的分类字节指令与用于DCT、运动重建、1/4画素滤波器、对称滤波器、运动估算和解锁滤波器的字节加/减指令。

通用处理器方案的主要优点包括，支持各种视讯标准，以及各种分辨率和讯框率。加上所有的参数可透过软件定义，举例来说，同一硬件平台可执行讯框率为15fps的QVGA分辨率，也能执行讯框率为30fps的H.264 D1分辨率。在影音讯号同步上，因为DSP能处理不同种类的音讯编码，并能处理音视讯间的同步，所以当同步任务在DSP上进行时，CPU就没有额外负担。

除视讯处理，可程序化的通用处理器，还能执行很多其它工作，并且在支持下一代标准的弹性也比较好，使SoC设计师能轻易支持甚至扩展相关产品发展蓝图。

但通用处理器加速模式当然也有缺点。硅芯片面积大就是许多设计师相当头痛的问题，毕竟可程序化的特性，不可避免地需要较大的芯片面积。而由于能在视讯处理之外，执行多种其它任务，通常会增加一些并不用于视讯处理的功能模块。所幸由于采用通用处理器而增加的面积，有时可透过从系统中去掉CPU来弥补。

而且，目前通用处理器的IP提供厂商相当多，想要选择适合的解决方案，其实要考虑的因素很多，诸如软硬件环境配合、开发套件完整性、IP授权成本以及软件开发的难易度…等，这些也都要比其它方式来得复杂许多。

此外，虽然号称通用处理器，但高阶与低阶通用处理器授权费相差甚大，在设计上，要高阶低用可能超过成本；相对的低阶高用，效能表现可能无法满足设计需求，让导入通用处理器的第1关，就让研发人员伤脑筋。

目前的趋势为，独立的DSP芯片将逐渐被整合于SoC嵌入式DSP所取代，因此针对嵌入式DSP的设计，通常有4种基本设计配置：

1、设计包含1个微控制器和1个DSP(MCU+DSP)。
2、包括1个微控制器和1个DSP，但是DSP同时也控制1个视讯编码/译码硬件模块(MCU+《DSP+VHW》)。
3、使用1个微控制器，DSP和视讯编码/译码硬件模块(MCU+DSP+ VHW)，在该设计中微控制器控制DSP和视讯硬件模块。
4、1个微控制器，1个视讯编码/译码硬件模块，1个音效编码/译码硬件模块(MCU +VHW+AHW)。

了解各种设计模式 定位自身产品满足市场需求

可携设备业者，必须确认自己定位的产品功能，再去选择合适的软、硬件编/译码作法，以及编/译码器的支持功能细节，例如最高的视讯分辨率，最大的讯框速率，所支持编/译码规格的等级(Profile/Level)。

对行动多媒体应用，其实3大方案都各有其优缺点，适用的范围也不同，每一方都有其特别突出的能力，但也有其相对弱势之处，采用何种方案，变成产品在设计规划阶段，就必须要精算的一环，设计者研发出符合功耗、性能、功能…等不同要求的产品架构，满足市场在求在更小、更便宜和通用性更强的产品中，包含更多功能和服务需求。