基于AVR的LED数字大屏幕的设计与实现
时间:02-21
来源:中华液晶网
点击:
1 引言
LED显示屏是八十年代后期在全球迅速发展起来的新型信息显示媒体,应用越来越广泛。ATMEGA16L单片机是一款基于AVR RISC 的、低功耗CMOS 8 位单片机,具有16K字节的自编程FLASH, 512字节的EEPROM, 1K字节的SRAM, 通过AVR单片机来控制LED的显示,结构简单,应用灵活,并且易于扩展。
2 系统设计原理
2.1 编码设计
编码设计有两个过程:字库提取以及字模编码转换。字库的提取涉及到的两个字库文件,一个为ASC16,专门存放ASCII编码;另一个为HZK16,专门存放汉字字库编码。要提取字库,首先要对它进行初始化,即打开字库。然后根据一个字符提取它相应的编码。首先取出字符的内码后(注意区分单字节和双字节的内码),接着通过内码得到该字符对应的字模的编码在ASCII或HZK16内的偏移量,最后就可以根据这个地址在文件中的偏移位置找到相应的字模编码,我们可以通过这个公式来计算:
在ASCII中,偏移量=(内码的低地址)*16,
在HZK16中,偏移量= ((内码的高地址-161)*94 + (内码的低地址-161))*32。
此时得到的字模编码不是最终所要的编码(单字节数据如英文是按8*16点阵来显示,而双字节数据时如汉字是按16*16点阵来显示的)。这里统一使用8*16点阵,这就需要对其转换。下图左表格表示的是汉字编码在字库内存放顺序,右表格表示的是经过转换过后的编码存放顺序。编码转换过程如图1所示:
图1 编码转换
2.2 矩阵转换移位算法矩阵转换移位算法目的就是如何把这些原始的数据转换成串行的数据, 以便把数据正确的输入到74HC595。原始的数据必须要对其转换。下面为它的算法实现。
for(m=0;m<8;m++) //m表示的是第几个LED
{? for(j=0;j<8;j++) //j表示的是某个LED的第几排数据
{? for(i=0;i<8;i++) //i表示的是取某个LED的第某排数据的第几位
{ displayport_a[m][j]|=((displaycode_a[i][m]&0x01)<
displaycode_a[i][m]=displaycode_a[i][m]>>1;
// displayport_a[m][j]表示存放已转换好数据
// displaycode_a[i][m]表示存放的是原始数据
//‘|’表示相或,‘&’表示相与,‘<<’表示左移
}
}
}
2.3 上位机和下位机的通信
上位机和下位机的通信主要是通过RS232接口进行的,对于上位机的数据传输的速率为9600bps。为了便于数据的传输和接收,可以给要传输数据的前后加上标志位。如果数据发送量大,在发送数据时还可采用线程的方式来发送。而下位机接收数据则可采用单片机内全双工的通用异步收发器(UART)来进行。
UART有中断和查询两种工作方式,UART初始化需要设置相关几个控制寄存器,我们可以把UART几个控制寄存器的初始化情况表示出来:
UCR = 0x00 设置波特率时要先关闭UART
UBRR = 0x33 设置波特率为9600bps
UCR = 0xD8 打开串口:8位数据
UART如何接收和发送数据通过数据寄存器UDR完成。UDR虽然只有一个地址,但是在物理上分离了二个寄存器,一个用于发送,一个用于接收。对于数据的接收和发送采用中断的方式,其中断向量为12,即是interrupt handler uart0_rx_isr:12。接收和发送方式如下:
Receive=UDR 接收一个数据
UDR= Send 发送一个数据
2.4 显示原理
要想点亮LED,必须把LED的位选数据信号置成低电平。显示的过程如下:首先是将74HC595的RCK置0,再从相应数组中取出要显示的数据和位选信号,通过SCK的一个上升沿脉冲,就可以将这个数据输入74HC595,等所有的数据打入相应的芯片后最后再把RCK置1,这些数据就可以通过74HC595并行的传输出去。
3 系统的设计方案
硬件总体框架的设计是根据上位机与下位机通信原理以及LED点阵显示原理和74HC595的特性所构成的。下面的图2说明的是LED点阵显示驱动原理图及其连线方式。
图2 LED点阵显示驱动原理图
PA、PB口将作为数据输出口,一共连接16个8*8的LED。端口的每一个引脚将作为74HC595的数据输入端。RCK、SCK的并联的使用的目的是为了实现LED字符的同步显示。在线路连接中Q`H必须连接SI,因为根据74HC595的特性,如果输入的数据数大于8,那么前面的数据将会被自动溢出,根据这一思想就将两个芯片连接起来,按照先输入8位数据信号,再输入8位位选信号的顺序,那么正好前一个74HC595存放位选信息,后一个74HC595存放数据信息。根据系统的设计原理,得出如下图3的软件流程框架:
图3
RAM EEPROM LED UDR AVR RCK 相关文章:
- FPGA与SRAM相结合完成大容量数据存储(09-03)
- DSP片外高速海置SDRAM存储系统设计(10-02)
- 解决硬盘驱动器能耗难题(10-13)
- 从三星最新40nm NAND看非易失性存储技术发展(11-05)
- 系统级芯片发展之路依然任重道远!(11-13)
- Virtex-5 FPGA致力更高系统性能(01-26)