DSP与智能彩色液晶显示器接口设计
1 ;串口初始化完成
LAR AR0,#SCITXBUF ;发送缓冲寄存器地址
(2)数据串行发送程序
SCISS:
LDP #0E0H
BIT SCIPC2,BIT3 ;检测DTR信号,判断输入缓冲区是否满
BCND SCISS,TC ;若缓冲区满,继续查询等待
LDP #4H ;DP指向用户定义数据页4(0200H-0280H)
LACL SCITEMP
MAR *,AR0 ;数据送SCITXBUF发送缓冲区
SACL *
XMIT_RDY:
LDP # 0E0H
BIT SCICTL2BIT7 ;判发送器是否空
BCND XMIT_RDY,NTC
RET
3 DSP与LCD的并行通讯设计
3.1 并行通讯硬件设计
LCD自身具有一个三态数据总线并口(并口为COMS电平),可以同主机进行通讯。它的外部有12条线同DSP相连,即D0~D7、WRCS、BUSY、INT和GND。其中WRCS为片选信号和写信号的逻辑或非,上升沿有效。BUSY信号为高(COMS电平)表示忙。INT为中断申请信号,低电平有效。图4所示是其并行接口的硬件原理图。图5所示是LCD的时序图。其中TW为WRCS信号的脉冲宽度,TSU为数据建立时间,TH为数据保持时间。这些参数的具体要求为:
TW不小于16ns;TSU不小于12ns;T大于0ns ;TH不小于5ns;TI不小于2μs。
3.2 并行通讯软件设计
并行通讯的编程思想与串行通讯软件的设计基本相同。但并行通讯是通过设置等待寄存器WSGR赋值为0 和检测IOPC5的BUSY忙信号来防止发送数据丢失,以实现高速DSP与外部低速LCD的通信。图3所示的流程图也适用于并行通讯。
(1)并行通讯初始化程序
LDP # 0E1H
LACL OCRB
AND # 00CFH ;IOPC(4-5)配置为一般I/O功能
SACL OCRB
LACL PCDATDIR
OR # 1000H ;IOPC4口为输出方式
SACL PCDATDIR
LACL PCDATDIR
AND # 0DFFFH ;IOPC5口为输入方式
SACL PCDATDIR
(2)数据并行发送程序
SCISS:;判断IOPC5口的BUSY信号是否忙
LDP # 0E1H
LACL PCDATDIR
LDP # 4H
SACL BUSYDATA
BIT BUSYDATA,BIT5
BCND SCISS, TC ;若BUSY为高,继续查询等待
LDP # 4H ;若BUSY为低, 把数据送到端口8000H.
OUT PARALTEMP,8000H
LDP # 0E1H
LACL PCDATDIR
AND # 0FFEFH ;将IOPC4口的INT信号置低
SACL PCDATDIR
RPT # 50 ;延时2.5μs
NOP
LDP # 0E1H
LACL PCDATDIR
OR #0010H ;将IOPC4口的INT信号置高
SACL PCDATDIR
RET
4 结束语
本文提出的基于DSP控制的智能彩色液晶显示器接口设计能够很好地解决高速DSP与外部低速设备的通信问题,本设计尝试采用了串行和并行两种通讯方案,其中前者DSP只需用3根线即可实现数据串行通信,因而节约了DSP的外部资源,虽然传输速度稍低,但能满足大多数实际工程的需要而后者采用并行通讯虽然数据传输速度较快,但会受到LCD所带CPU(89C51)解释命令速度的限制,虽然液晶显示速度比前者稍快20%左右,但要占用DSP外部资源的12根线。通过对上述两种方案的比较,最终设计项目采用了串行通讯方案,并在实际应用中取得了很好的效果。
- 全面解读 嵌入式DSP上的视频编解码(08-19)
- 基于ADSP-TS201S的图像采集处理系统(08-12)
- 基于Blackfin533的H.264编码(08-18)
- 图形液晶显示模块在嵌入式系统中的应用(09-02)
- 基于DSP和FPGA的电视观瞄系统设计(09-02)
- TI手提多媒体设备解决方案(09-23)