微波EDA网,见证研发工程师的成长!
首页 > 应用设计 > 消费类电子 > 基于S3C44B0X的大型LED显示系统设计

基于S3C44B0X的大型LED显示系统设计

时间:08-14 来源:EDN China 点击:

2 软件设计

2.1 LED屏显示程序设计

由于使用了S3C44B0X内部DMA控制器进行数据的传输与控制,显示程序得到很大简化,程序流程如图4所示。点阵码的传输全由DMA控制器完成,只需在启动DMA数据传输前将点阵码的首址、LED屏的首址及传输数据量的值分别赋给相应的控制字后,启动DMA操作即可。完成所有本同名行点阵码传输后,将刷新的数据锁存到第二级列数据锁存器输出,并驱动本同名行显示。这样循环显示16行同名行后就完成了一帧点阵显示。



2.2 点阵排序

由于LED显示模块的电路结构以及使用了16位并行总线和DMA数据传输技术,在显示时点阵码的排放顺序,需要满足如下要求:

①16位并行总线一次数据传输,即一次DMA写操作传输两个字节的点阵码,低位和高位字节分别传送到两相邻的纵向级联模块的同名行和同名列数据锁存器中,因此相邻的纵向级联模块的同名行和同名列点阵码应连续存放。

②由于显示模块的第一级列数据锁存器译码选通电路结构和DMA数据传输要求,对同一显示模块的上下两部分的同名行点阵应按列数据锁存器的选通顺序依次连续存放。

③两相邻的纵向级联级的一系列横向级联级应按①和②原则进行点阵码排序。

④各纵向级联级依次按①、②、③原则进行点阵码排序。

⑤16行扫描显示方式下,一个大型LED屏分为16行同名行,每一同名行按照①、②、③、④原则进行点阵排序。

以一个128×64的点阵屏第一行同名行的数据排序为例,如图5所示,第一行同名行的点阵码的存放顺序应依次为:a,b……z,A,B,……z……。



3 结 论

使用并行总线DMA数据传输技术简化了LED显示系统的软硬件设计,降低了系统成本,取得了很好的显示质量,在22.1184MHz的系统时钟下,512×256(8m2)单色点阵屏显示帧频达到250Hz,平均120ns传送1个字节,达到了使用单CPU系统代替多机系统控制LED显示系统的目的。但为了使上一代的显示驱动板仍能够使用,点阵码需要排序,显示时只能使用页面方式显示,这样在多页动态滚屏显示时需要大容量的存储器。对于512×256单色点阵屏需要数十兆的容量,使用32位ARM7TDMl内核先进控制器S3C44BOX和廉价的大容量SDRAM存储器可以使该问题得到很好的解决。若使用针对DMA控制显示设计的显示驱动板显示时,点阵码就不需要排序,一片数百KB的SRAM就能满足系统要求了。


Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top