从技术到应用，深入分析什么才是好CPU

一、频率战、架构战、核心数量战

1965年4月，仙童公司电子工程师摩尔在《电子学》杂志上发表文章对半导体产业做出预言：半导体芯片上集成的晶体管和电阻数量将每年翻一番(后来他将预言修正为芯片上集成的晶体管和电阻数量将每18个月翻一番)，这就是我们现在所熟悉的摩尔定律的由来。

而对于Diy发烧友而言，近两年CPU的发展绝对令人叹为观止，其发展速度已经大大超越了摩尔定律！在2007年，Intel发布了全球首款采用45nm工艺制程的Penryn家族处理器；2008年，Intel再次发布了采用45nm工艺制程的Nehalem架构处理器；而在2009年底，Intel将率先步入32nm工艺制程，其将发布首款整合GPU的Westmere处理器。

英特尔AMD战火连绵不休 在Netburst时代，Intel与AMD两大巨头均热衷于不断地提升CPU的主频，以获得更高的处理性能，但是到后期，更高的频率对于性能的提升越来越小，特别是其还带来的发热、功耗越来越大的问题，已经制约了CPU的发展。在这种情况下，Intel改而采用Core架构，通过改善CPU架构来提升处理性能，从而放弃了多年的频率之争！而从奔腾D时代开始，双核开始成为了高端烧友的目标，而后在Core架构时代，双核成为了主流的选择，而三核、四核亦开始普及，消费者对于CPU的选择标准已经从单纯的频率，转移到了核心的数量、以及架构的优劣。那么，在目前的情况下，什么样才是最优秀的CPU呢？相信很多人对此还有疑惑，下面，我们就带大家一起来了解一下，一款优秀的CPU，其应该拥有什么样的配备呢。 酷睿i7 二、架构决定性能，同为45nm亦有区别 对于CPU而言，最重要的莫过于其所采用的架构。从目前来看，Intel的Core微架构无疑是最强的。 Core微架构是Intel的以色列设计团队在Yonah微架构基础之上改进而来的新一代微架构。其最显著的变化在于在各个关键部分进行强化。为了提高两个核心的内部数据交换效率采取共享式二级缓存设计，2个核心共享高达4MB的二级缓存。其内核采用较短的14级有效流水线设计，每个核心都内建32KB一级指令缓存与32KB一级数据缓存，2个核心的一级数据缓存之间可以直接传输数据。每个核心内建4组指令解码单元，支持微指令融合与宏指令融合技术，每个时钟周期最多可以解码5条X86指令，并拥有改进的分支预测功能。每个核心内建5个执行单元子系统，执行效率颇高。加入对EM64T与SSE4指令集的支持。由于对EM64T的支持使得其可以拥有更大的内存寻址空间，弥补了Yonah的不足。 Core微架构还使用了Intel最新的五大提升效能和降低功耗的新技术，包括：具有更好的电源管理功能；支持硬件虚拟化技术和硬件防病毒功能；内建数字温度传感器；提供功率报告和温度报告等。得益于优秀的Core架构，酷睿2处理器的功耗更低，性能更强，而且超频也更为强悍！ 虽然AMD同样采用了45nm工艺制程，但是却缺乏Core这样优良的架构。第一代Phenom甚至还出现了TLB的缺陷，此外巴塞罗那架构的执行效率较低，也为玩家们所诟病。 三、低电压高性能 对于CPU而言，提升其性能的方法之一就是在有限的单位面积上堆积更多的晶体管。但是，当晶体管数量过多的时候，不可避免会带来漏电等问题，以及电压无法下降的问题。因此，如何解决这一问题，就成为芯片厂商攻关的焦点。 AMD在2008年推出45nm CPU采用high-k工艺，这也意味着，AMD从一开始的漠视，转向了跟随。事实上，从90nm工艺开始，漏电问题就一直困扰着芯片的开发，而High-K金属栅极技术，正是为了这一问题而生的。 为了提高在单位面积上所集成的晶体管数量，晶体管间的连线宽度不断被减小，以降低成本并提高性能。但晶体管连线宽度的不断降低最终容易导致体积过小，密度过大，这就会产生晶体管相互之间的 "漏电"问题，一些晶体管有可能在"关闭"状态下仍然是通电的，这样就会带来致命的电路错误。晶体管漏电除了会造成漏电问题之外，还间接导致CPU的核心电压一直无法下降。 而为了解决这一问题，Intel在45nm的Penryn处理器中使用了Hafnium(铪，元素周期表中序号72)为基础来制造 High-k材料，由于High-K材料对电子泄漏的阻隔效果比二氧化硅强，因此这种材料对电子泄漏的阻隔效果可以达到传统材料二氧化硅的10倍，电子泄漏基本被阻断，可大幅减少漏电量。而High-K材料与金属栅极的组合，使驱动电流或晶体管性能提高了20%以上。同时，使源极-漏极漏电降低了5倍以上，大幅提高了晶体管的效能。 四、应用表现