莱迪思推出下一代LatticeECP4 FPGA系列 重新定义低成本、低功耗FPGA

莱迪思半导体公司（NASDAQ: LSCC）今天宣布推出??下一代LatticeECP4™FPGA系列，重新定义低成本、低功耗的中阶FPGA市场。采用低成本wire-bond封装的LatticeECP4™FPGA具有6 Gbps的SERDES，功能强大的DSP模块和具有以硬核IP为基础的通讯引擎，适用于低成本和低功耗的无线、有线、视讯、和运算市场。 LatticeECP4 FPGA系列以屡获殊荣的LatticeECP3™系列为基础，为主流客户提供高阶功能，同时保持业界领先的低功耗和低成本。LatticeECP4是各种应用用来开发主流平台的理想套件，如无线射频远端网路架构、分散式天线系统、微蜂巢式基地台、乙太网路汇聚、交换、路由器、工业网路、视讯讯号处理、视讯传输、和资料中心的运算。

高品质的SERDES和固化的通讯引擎

LatticeECP4 FPGA包含多达16个符合CEI 标准的6 GbpsSERDES通道，具有嵌入式物理编码子层（PCS）模组，采用低成本wire-bonded封装和高性能flip chip封装，使客户能够选择以晶片到晶片、以及远距离背板应用的方式部署LatticeECP4FPGA。多功能和可配置的SERDES / PCS可以流畅、与固化的通讯引擎相集成，有效率地构建完整高频宽子系统。通讯引擎可比采用类似的FPGA减少10倍以上的功耗和成本。LatticeECP4通讯引擎组合包括针对PCI Express2.1、多个10千兆乙太网路MAC和三速乙太网路MAC、以及串列快速I / O（SRIO）2.1的解决方案。 SERDES / PCS和通讯引擎的结合是完成以复杂串列协定为基础的理想设计选择，具有低成本、低功耗、和小尺寸的特点，同时可加快产品上市时间。

创新的DSP处理技术，减少乘法器的数量

LatticeECP4系列具有功能强大的数位讯号处理（DSP）模组，18×18乘法器、宽ALU、加法树、以及用于级联的进位链块。独特的加速逻辑意味着每个LatticeECP4 DSP模组可等于4个LatticeECP3 DSP模组，较上一代LatticeECP3组件的讯号处理能力高出4倍。灵活的18×18乘法器可以分解成9X9、或组合成36X36，以便完美地符合客户的应用需求。此外，多达576个乘法器可以级联在一起构成复杂的滤波器，用于无线射频远端网路架构（RRH）、以MIMO射频天线为基础的解决方案，以及视讯处理的应用。

更高的性能和容量

LatticeECP4 FPGA的速度比上一代套件快50％，具有1066 Mbps的DDR3记忆体介面和1.25 Gbps的LVDS I / O，也可作为串列千兆乙太网介面。新的LatticeECP4系列还有66％以上的逻辑资源和42％以上的嵌入式记忆体，使设计工程师能够在FPGA中构造完整的系统单晶片（SoC）。

莱迪思公司业务部副总裁暨总经理Sean Riley表示，「下一代LatticeECP4 FPGA系列为客户提供前所未有的高功能、高性能、低成本和低功耗的组合，这对高阶、但成本敏感的无线、有线，视讯和电脑应用是必需的。莱迪思向来是市场先驱，用经济的套件为客户提供尖端的创新。现在我们的Lattice Diamond®设计软体中包含了LatticeECP4套件。我们的客户可以立即开始建立广泛的、低功耗的平台，以扩大他们的市场。」

LatticeECP4 FPGA的设计支持

莱迪思提供智慧财产权（IP）核、开发板、和设计软体，以便快速启动设计并加快产品上市时程。一系列的智慧财产权（IP）核包括CPRI、OBSAI、串列RapidIO、XAUI、SGMII/千兆乙太网路、PCI Express、串列连接SMPTE、FIR滤波器、FFT、Reed-Solomon编码器/解码器、针对DSP功能的CORDIC、CIC、NCO、和针对记忆体介面和连接的其他IP核。

Lattice Diamond设计环境加速开发时间

客户可开始使用Lattice Diamond 1.4 beta设计软体，以LatticeECP4FPGA进行设计。Lattice Diamond设计软体是针对莱迪思FPGA产品的全新旗舰设计环境，提供一整套功能强大的工具、高效的设计流程、和使用者介面，使设计人员能够更迅速地针对低功耗、成本敏感的FPGA应用。此外，LatticeDiamond软体继续提供业界领先、专门为低成本和低功耗应用而开发的功能。其中包括非常准确的功耗计算器，基于引脚的同时开关输出杂讯计算器和经验证的MAP和PAR FPGA实现演算法，有助于确保低成本和低功耗设计的解决方案。欲瞭解有关Lattice Diamond设计环境的更多资讯，请参考：www.latticesemi.com/latticediamond。

关于LatticeECP4 FPGA系列

LatticeECP4 FPGA系列有6款套件，提供符合多协议标准的6GSERDES，采用低成本的wire-bond封装，DDR1/2/3记忆体介面的速度高达1066 Mbps，功能强大的可级联DSP模组非常适用于高性能射频、基频和图像讯号处理。LatticeECP4 FPGA具有1.25 Gbps的切换速度，还有快速LVDSI / O以及高达10.6Mbits的嵌入式记忆体。逻辑密度从30K LUT到250KLUT，多达512个用户I/ O。 LatticeECP4 FPGA系列的高性能特性包括：

· 工作速度>500MHz的36X36具有乘法和累加功能的DSP模组。DSPslice还具有创新的级联特性，用于实现宽ALU及加法树的功能，而没有FPGA逻辑的性能瓶颈。 DSP模组提供加速逻辑，相较于上一代DSP架构每个DSP模块有4倍的频宽。

· 6 Gbps SERDES符合CEI – 6G抖动规范，每个SERDESquad具有能够混合和匹配多种协议的功能。包括PCI Express 2.1、 CPRI、OBSAI、XAUI、串列RapidIO2.0、SGMII/千兆乙太网路和万兆乙太网路。

· 专门设计的SERDES / PCS模组能够实现低延迟变化CPRI连结的设计，常用于采用无线射频远端网路架构连接的无线基地台。

· 固化的通讯引擎模组使用固化的金属阵列，具有多个10GbE和三速MAC模组，以及PCI Express2.1和SRIO2.1模组。相较于传统以FPGA为基础的模组，这些模组的面积和功耗效率高出10倍以上。

· 符合SMPTE串列数位介面标准，具有前所未有的功能，每个SERDES通道独立支持3G、HD和SD视讯广播讯号。支援三速率而无需任何过采样技术，尽可能减少消耗的功耗。

· 1.25 Gbps LVDS I / O，拥有时脉资料恢复模组，能够与高性能ADC/ DAC介面并实现SGMII/GbE链路。在通用的I / O上执行CDR功能为设计人员大幅增加串列I / O的数目，当需要大量的SERDES通道时，甚至可以使用更小的FPGA，大幅降低实现串列乙太网路介面逻辑的成本。


这些特点使LatticeECP4 FPGA系列非常适合大量的成本和功耗敏感之应用，例如无线基础设施、有线接入设备、视讯和图像，以及运算应用。欲瞭解更多有关新的LatticeECP4 FPGA系列的资讯，请参考www.latticesemi.com/ecp4。