微波EDA网,见证研发工程师的成长!
首页 > 通信和网络 > 通信网络业界新闻 > 非易失性存储器成为JEDEC会议的“神秘之星”?

非易失性存储器成为JEDEC会议的“神秘之星”?

时间:08-07 来源:eeworld 点击:
最近在德国慕尼黑举行的会议上,JEDEC标准组织讨论了有关改进一系列与存储器相关标准的问题,并创建了一个新的固态硬盘委员会,重新开始推动行业向闪存式硬盘的过渡。

来自三星的新JC-64工作组主席Mian Quddus表示:"固态硬盘(SSD)已经可以标准化了。"这个SSD组织目前已经有了约60名成员。

Quddus表示,固态硬盘的标准化将以外形为重点,标准尺寸将在0.8~2.5英寸之间。

另外,接口、指令协议、电源和电源管理等都是该工作组关心的问题。作为SSD的一个主要部分,非易失性存储芯片也将标准化,面向它的接口和指令协议将会由工作组限定。而且,开发面向控制器和SSD主板的参考设计也是该工作组的目标。

JC-64标准组织领头人、美光科技的Jim Cooke表示,开发一个名为通用闪存(UFS)的接口是该组织的长远目标,该接口基本上可以支持任何非易失性存储器,包括相变RAM、 FeRAM或MRAM等每一类未来的非易失性存储技术。

UFS的其它设计目标还包括实现至少2 Gbit/s的数据率、低管脚数和低功耗。Cooke表示,整个标准化程序有望在2009年初完成。

实际上,非易失性存储技术似乎是这一系列会议的主题-尽管没有公开。一位不愿透露姓名的与会人员表示:"几乎99%的与会者都在投身非易失性存储器的开发,但就是没人讨论这一技术。"

在正在进行的DDR3标准的改进中,JEDEC的目标是进一步提高数据传输带宽。JC42.3附属委员会主席Todd Farell表示,该组织提出了这么一个目标,在2008年让DDR3-1600实现25.6 GB/s的带宽;目前1066的前端总线时钟周期支持17 GB/s的带宽。一个名为JESD79-3A的单独标准已经获得批准,将于9月份发布。

此次系列会议的另一个话题是DDR4。JEDEC的Future DRAM任务组组长Dong-yang Lee表示,该组的目标是在降低功耗的同时提高性能和密度。Lee表示, DDR4的电压将会从如今DDR3内存芯片中所用的1.5V降低到1.2V,而数据率则将是DDR3的两倍。同时,该任务组的工程师还会努力降低成本。

GDDR5高性能图形存储器标准也是此次会议的重点。与GDDR4相比,GDDR5的数据量是其两倍,主要应用方向是游戏机、专业P2P消费电子设备和数据流计算。GDDR5任务组主席、AMD公司的Joe Macri解释说:"实际上这是个很大的市场。这是面向大众的超级计算。"

GDDR5芯片将带有一个内置的误差检测协议,它和如今存储器中所用的ECC方案不同。这种芯片的设计功耗将为2W,数据率为5 Gb/s。低功耗特征使其在更低数据传输率下时钟速率更慢,当然功耗也就更低。

Macri表示,第一批GDDR5芯片样品将于2008年问世,量产也将于2008年开始。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top