微波EDA网,见证研发工程师的成长! 2025婵犵數濮撮惀澶愬级鎼存挸浜炬俊銈勭劍閸欏繘鏌i幋锝嗩棄缁炬儳娼¢弻鐔告綇閸撗呮殸缂備胶濯崹鍫曞蓟閵娾晜鍋嗛柛灞剧☉椤忥拷03闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘e亾妤犵偞鐗犻、鏇㈡晜閽樺缃曢梻浣虹帛閸旀洟骞栭銈囦笉妞ゆ牜鍋為悡銉╂煟閺囩偛鈧湱鈧熬鎷�17闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘e亾妤犵偞鐗犻、鏇㈡晝閳ь剛绮eΔ浣虹闁瑰瓨鐟ラ悘鈺冪磼閻欌偓閸ㄥ爼寮婚妸鈺傚亞闁稿本绋戦锟� 闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘e亾妤犵偞鐗犻、鏇㈠Χ閸屾矮澹曞┑顔结缚閸樠冣枍瀹ュ洠鍋撶憴鍕;闁告濞婇悰顕€宕堕澶嬫櫌婵犵數濮撮幊澶愬磻閹捐閿ゆ俊銈勮兌閸欏棝姊虹紒妯荤闁稿﹤婀遍埀顒佺啲閹凤拷濠电姷鏁告慨鐑藉极閹间礁纾婚柣鎰惈閸ㄥ倿鏌涢锝嗙缂佺姳鍗抽弻鐔虹磼閵忕姵鐏堢紒鐐劤椤兘寮婚妸鈺傚亞闁稿本绋戦锟�
首页 > 通信和网络 > 通信网络业界新闻 > Altera 推出首款串行 RapidIO 2.1 IP 解决方案

Altera 推出首款串行 RapidIO 2.1 IP 解决方案

时间:10-20 来源:与非网 点击:
Altera 公司 (NASDAQ: ALTR) 今天宣布推出业界首款支持 RapidIO® 2.1 规范的知识产权 (IP) 内核。Altera 的串行 RapidIO IP 内核可支持多达四条通道,每条通道速率为 5.0 GBaud,从而满足了无线市场日益增长的带宽和可靠性需求。该 IP 内核专门针对拥有多个嵌入式收发器的 Stratix® IV FPGA 而优化,并得到了Quartus® II 软件 v9.1 的支持。

RapidIO 2.1 规范在许多应用中均可实现高达 20 GBaud 速率的高性能,其中包括新一代无线基站、高性能系统和 DSP 阵列 (farm)。RapidIO 2.1规范支持基于 Altera 全套串行 RapidIO 解决方案,其包括一个后向兼容 RapidIO 1.3 规范的终端 IP 内核、参考设计、应用手册、测试平台,以及一些领先的数字信号处理器和开关厂商的互操作性报告。该串行 RapidIO IP 内核已获得 RapidIO 商会总线功能模型的质量认可,同时还获得了 Altera 40-nm Stratix IV GX 及 Stratix IV GT FPGA 和 HardCopy® IV GX ASIC 的支持。

Altera 器件产品市场高级总监 Luanne Schirrmeister 说:"我们的许多无线客户极为重视系统带宽和可靠性,对他们而言,串行 RapidIO 是一种颇受欢迎的接口。将业界首款支持 2.1 规范的串行 RapidIO IP 内核与 Altera 业界领先的 FPGA 以及收发器技术相结合,让我们能够从容地满足客户最为重视的系统要求,其中包括性能、可靠性和可扩展性。"

价格和供货信息

串行 RapidIO IP 解决方案是 Altera MegaCore® IP 库的一部分,下载并安装Quartus II 软件 v9.1 后即可用于评估。如欲下载套装 Quartus II 软件和 MegaCore IP 库,请访问下载中心。如欲了解串行 RapidIO IP 内核的授权和价格信息,请与您当地的 Altera 销售代表联系。有关 Altera 串行 RapidIO 解决方案的更多详情,请访问 RapidIO MegaCore Function。

Altera简介

Altera® 的可编程解决方案帮助系统和半导体公司快速高效地实现创新,突出产品优势,赢得市场竞争。请访问www.altera.com 或www.altera.com.cn ,了解 Altera FPGA、CPLD 和 ASIC 器件的详细信息。

闂傚倸鍊峰ù鍥敋瑜忛幑銏ゅ箛椤旇棄搴婇梺褰掑亰閸犳帡宕戦幘鎰佹僵妞ゆ劑鍨圭粊顕€姊洪棃娑欘棞闁稿﹤娼¢獮濠傗堪閸喎浠虹紒鍓у钃遍柣蹇撳暣濮婄粯鎷呯粵瀣秷閻庤娲樺玻鎸庣缁嬪簱鏋庨柟鐐綑娴狀參鎮峰⿰鍛暭閻㈩垱顨婇幃锟犲即閵忥紕鍘撻梺鍛婄箓鐎氼剟寮搁妶澶嬬厸闁逞屽墴閹囧醇濞戞鐩庨梻浣告惈閸婃悂鎮樺┑瀣垫晜妞ゆ挾濮崑鎾斥枔閸喗鐝梺绋款儏鐎氫即宕洪姀鈩冨劅闁靛ǹ鍎抽娲⒑閸濆嫬鏆婇柛瀣崌閺岋綁骞樼捄琛℃瀰濠殿喖锕ㄥ▍锝夊箟閹绢喖绀嬫い蹇撴搐閻掑姊绘担鍛婂暈闁哄被鍔庨幑銏ゅ箛閻楀牆浠奸梺缁樺灱婵倝寮查幖浣圭叆闁绘洖鍊圭€氾拷

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top