双端口RAM的并口设计应用

问双端口RAM时,CPU检查BUSY状态以判断是否发生竞争,只有BUSY为高时,对双端口RAM的操作才有效。

（3）利用硬件解决竞争：将BUSY信号引入READY引脚可在发生竞争时使BUSY为低,从而使CPU内部总线时序根据READY引脚状态自动插入WAIT信号并展宽总线,以达到分时访问的目的。对于80C196KC和8098等MCS-96系列微处理器,利用这种方法便可通过硬件解决竞争问题。

另外,在使用BUSY信号时必须首先将此信号接上拉电阻,其次应在BUSY信号有效期间使处理器保持读写操作经及相应的地址和数据,但是需要说明的是：在BUSY信号变高之前,这种情况下的所有写操作都是无效的,图4所示发生竞争时的时序图。

3 RAM在雷达仿真平台中的应用

雷达仿真平台是用于雷达操作手训练的仿真设备。该平是一个由计算机、主控CPU（80C196KC）、手轮控制CPU（8098）等组成的多机系统。在主控CPU判断目标是否进入雷达波瓣作用范围时,必须将目标理想诸元与雷达的高低角和方位角做比较。在雷达仿真平台中,雷达的高低角和方位角是通过对高低手轮和方位手轮的轴角转换而获得的。主控CPU每隔20ms就向手轮控制CPU发送一次模拟目标的高低角、方位角、距离以及目标属性等多组数据（共200字节）,同时接收手轮控制CPU的数据。为了加快通迅速度,简化通讯,提高通信的实时性指标,系统要用了双端口RAM（DPRAM）IDT7132/7142来进行CPU之间的数据交换。具体电路见图5。

80C196KC和8098均有READY引脚,通过80C196KC和8098的时序可知,当READY引脚出现低电平时,CPU可自动插入WAIT等待周期,以延长读写和片选信号,因此,设计时将80C196KC和8098的READY引脚与IDT7132/7142的BUSY引脚相连就可在发生竞争时,自动使80C196KC或8098处于等待状态。

在资源分配方面,该设计还划分了电视跟踪数据区、雷达跟踪数据区、手轮实测值数据区和命令状态区,并明确规定了各个通讯区的任务和性质,从而简化了通讯程序,提高了通讯速度。

通过雷达仿真平台控制系统的实时运行实验证明：主控CPU与手轮控制CPU之间的数据交换速率很高、运行可靠,大大提高了系统的实时性能。目前,该系统已经通过了技术鉴定。