动态时钟配置下的SoC低功耗管理
时间：05-04
来源：单片机与嵌入式系统应用
点击：
的时钟（out_ClockSource）频率会很明显地降低下来（大约是晶振时钟频率的1/3或1/2）;但是如果选择的晶振时钟频率在10MHz以上,则不会对整个SoC芯片的性能产生影响。
至于门控时钟电路,已经有许多人在这方面作了很广泛的研究,本文不再对此作过多的解释[7]。
5 结论
本文提出了一种SoC芯片的低功耗管理策略。其基本思想是,首先从全局考虑,在满足性能的前提下,根据各种应用环境动态地配置SoC芯片的时钟频率。然后,从局部单独考虑单个模块,通过判断它当前的工作状态决定是否打开其时钟源。
该低功耗管理方案已经应用于我们设计的一款SoC芯片--Garfield。经过表2所列Power Compiler的功耗分析,可以清晰地看出：在Slow模式下的功耗仅为Normal模式下功耗的17%左右,而在Sleep模式下的功耗更低。
表2 功耗分析结果
- SpringSoft将全新自动化科技整合到CERTITUDE功能验证品管系统中(02-01)
- ARM为高性能片上系统设计扩展AMBA标准(11-21)
- 基于SPARC V8 的嵌入式星载计算机(04-09)
- AMBA片上总线在基于IP复用的SoC设计中的应用(06-13)
- 基于MSP430系列单片机的CAN总线接口转换卡设计(01-17)
- 各种通讯总线介绍(01-18)