嵌入式控制器的输入端口设计分析
时间：06-08
来源：EDN
点击：
2 数据输入端口保护设计分析
前面已经讨论了多种解决微处理器数据总线和外部设备接口的方法，下面将从实践的角度讨论避免系统外部干扰的方法。
在电路设计中，使CMOS器件的输入端悬空是一种不良的设计习惯，因为CMOS器件是电压控制，而未被连接的输入端有靠近CMOS门槛电压输入的趋势，使得芯片内部的三极管作不必要的开关动作，这既增加了噪声干扰，又耗费了系统的功率。一般，使用上拉电阻或下拉电阻，把未被连接的输入引脚与电源或接地点连接，使它们有一个确定的电压值。CMOS输入引脚的最大输入电流非常小，只有1 μ A左右，因此选用1 MΩ作为上拉电阻或下拉电阻。
在许多嵌入式系统中，输入引脚的有效电压一般是5 V以上或为负值（对地），在这种情况下，使用几个电阻就可以防止输入引脚过压。如图5所示，CMOS集成块内部的2个二极管可以把电压钳位在CMOS器件输入电压值，这2个二极管是高速CMOS器件（74HC系列）静电保护措施的一部分。
图5
如图6所示，在输入端连接2个肖特基二极管，这样可以更安全的保护输入端口，但是成本会高一些。前端电压降到集成块内部2个二极管导通电压的1/3，内部的2个二极管不会导通，电流全部通过前端正向偏压的肖特基二极管。这种电压保护电路在有些应用设计中是必须的。在一般设计中，没有输入引脚需要这样的额外保护，因为这样的外部电压保护需要使用非常讲究的印刷电路板，并且往电路板上安装这些元件也需要一些制造成本，对于只采用无源元件的设计来说，这个安装成本是不能忽略的。
图6
图7给出了另外一种保护方法，它有两种作用：一是电容和电阻构成一个低通滤波器，用来减小输入信号的尖脉冲，而低频信号能够通过；二是低通滤波器还有静电保护的功能。
下面讨论这种设计，如果是理想电容器，1个0.1 μF的电容串联一个22 k Ω电阻就能够提供静电保护。但是实际器件是不会工作在理想状态下的，在电路中，有等效串联电阻和等效串联电感存在，如图8所示。
图8
电容生产商通常会给出图表，用来描述他们生产的电容器的典型ESR（等效串联电阻）和ESL（等效串联电感），方便设计者建立适当的电路模型，分析电路的工作原理。但是建立这样的模型还是很困难，因为电路模型中有些器件的参数是不好确定的。解决这一困难的方法只有通过实验去验证，这要增加试验设备的成本。
电路中的防静电保护装置还有瞬态电压抑制器TVS（Transient Voltage Suppressor），它是一种二极管形式的高效能保护器件。当TVS二极管的两极受到反向瞬态高能量冲击时，它能以10-12秒量级的速度，将其两极间的高阻抗变为低阻抗，吸收高达数kW的浪涌功率，使两极间的电压箝位于一个预定值，有效地保护电子线路中的精密元器件，免受各种浪涌脉冲的损坏。由于它具有响应时间快、瞬态功率大、漏电流低、击穿电压偏差小、箝位电压较易控制、无损坏极限、体积小等优点，已广泛应用于计算机、数码相机等精密电子设备的保护电路中。
图示电路对于大多数设计来说显得过分复杂，但如果不使用光电隔离器件，对于精密的设计或者条件要求严格的设计来说是最好的。在这样的设计中，元件价格和电路板元件位置的排列也是要考虑的要素。
由于在制造金属膜电阻时，金属线中插入了一些绝缘层来改变金属线的几何结构以达到一个准确的电阻值，而这使得静电容易从绝缘面渗入金属层。使用这种类型电阻构成的电路有两种后果：第一，当有静电电压时，实际有效电阻值会比其标称值小；第二，容易形成电离通道，改变电阻的实际值。表面贴片电阻有另外一个问题，那就是当有静电电压时，它们与金属层的焊接点会形成发热点，这是由于金属表面不均匀的电流密度引起的。这样会造成贴片电阻被静电电流烧毁，在电路中选用电阻时，普通的炭膜电阻是最好的选择。
光电隔离器件也可以用于数字输入引脚静电保护和防干扰，它们可以用来隔离几kV的电压，而输入设备必须提供比CMOS门电路需要的电流大1000倍的输入电流给光电隔离器件。光电隔离器件转换速度比较慢，并且在设计中还要考虑如何保护光电隔离器件中的LED不受静电的破坏，设计中，要根据设计的需要进行合适的选择。
结语
输入接口设计是嵌入式控制器系统的关键部分，因为嵌入式控制器外部数据的接收，外部设备状态的反馈都要通过接口才能交给处理器。设计输入端口时主要考虑两个方面的实际情况：一是负载能力，即输入信号能否被控制器接收，二是静电的防护，现在很多处理器采用CMOS工艺封装，这能够满足低功耗的要求，同时对静电防护要求更高。
前面已经讨论了多种解决微处理器数据总线和外部设备接口的方法，下面将从实践的角度讨论避免系统外部干扰的方法。
在电路设计中，使CMOS器件的输入端悬空是一种不良的设计习惯，因为CMOS器件是电压控制，而未被连接的输入端有靠近CMOS门槛电压输入的趋势，使得芯片内部的三极管作不必要的开关动作，这既增加了噪声干扰，又耗费了系统的功率。一般，使用上拉电阻或下拉电阻，把未被连接的输入引脚与电源或接地点连接，使它们有一个确定的电压值。CMOS输入引脚的最大输入电流非常小，只有1 μ A左右，因此选用1 MΩ作为上拉电阻或下拉电阻。
在许多嵌入式系统中，输入引脚的有效电压一般是5 V以上或为负值（对地），在这种情况下，使用几个电阻就可以防止输入引脚过压。如图5所示，CMOS集成块内部的2个二极管可以把电压钳位在CMOS器件输入电压值，这2个二极管是高速CMOS器件（74HC系列）静电保护措施的一部分。
图5
如图6所示，在输入端连接2个肖特基二极管，这样可以更安全的保护输入端口，但是成本会高一些。前端电压降到集成块内部2个二极管导通电压的1/3，内部的2个二极管不会导通，电流全部通过前端正向偏压的肖特基二极管。这种电压保护电路在有些应用设计中是必须的。在一般设计中，没有输入引脚需要这样的额外保护，因为这样的外部电压保护需要使用非常讲究的印刷电路板，并且往电路板上安装这些元件也需要一些制造成本，对于只采用无源元件的设计来说，这个安装成本是不能忽略的。
图6
图7给出了另外一种保护方法，它有两种作用：一是电容和电阻构成一个低通滤波器，用来减小输入信号的尖脉冲，而低频信号能够通过；二是低通滤波器还有静电保护的功能。
下面讨论这种设计，如果是理想电容器，1个0.1 μF的电容串联一个22 k Ω电阻就能够提供静电保护。但是实际器件是不会工作在理想状态下的，在电路中，有等效串联电阻和等效串联电感存在，如图8所示。
图8
电容生产商通常会给出图表，用来描述他们生产的电容器的典型ESR（等效串联电阻）和ESL（等效串联电感），方便设计者建立适当的电路模型，分析电路的工作原理。但是建立这样的模型还是很困难，因为电路模型中有些器件的参数是不好确定的。解决这一困难的方法只有通过实验去验证，这要增加试验设备的成本。
电路中的防静电保护装置还有瞬态电压抑制器TVS（Transient Voltage Suppressor），它是一种二极管形式的高效能保护器件。当TVS二极管的两极受到反向瞬态高能量冲击时，它能以10-12秒量级的速度，将其两极间的高阻抗变为低阻抗，吸收高达数kW的浪涌功率，使两极间的电压箝位于一个预定值，有效地保护电子线路中的精密元器件，免受各种浪涌脉冲的损坏。由于它具有响应时间快、瞬态功率大、漏电流低、击穿电压偏差小、箝位电压较易控制、无损坏极限、体积小等优点，已广泛应用于计算机、数码相机等精密电子设备的保护电路中。
图示电路对于大多数设计来说显得过分复杂，但如果不使用光电隔离器件，对于精密的设计或者条件要求严格的设计来说是最好的。在这样的设计中，元件价格和电路板元件位置的排列也是要考虑的要素。
由于在制造金属膜电阻时，金属线中插入了一些绝缘层来改变金属线的几何结构以达到一个准确的电阻值，而这使得静电容易从绝缘面渗入金属层。使用这种类型电阻构成的电路有两种后果：第一，当有静电电压时，实际有效电阻值会比其标称值小；第二，容易形成电离通道，改变电阻的实际值。表面贴片电阻有另外一个问题，那就是当有静电电压时，它们与金属层的焊接点会形成发热点，这是由于金属表面不均匀的电流密度引起的。这样会造成贴片电阻被静电电流烧毁，在电路中选用电阻时，普通的炭膜电阻是最好的选择。
光电隔离器件也可以用于数字输入引脚静电保护和防干扰，它们可以用来隔离几kV的电压，而输入设备必须提供比CMOS门电路需要的电流大1000倍的输入电流给光电隔离器件。光电隔离器件转换速度比较慢，并且在设计中还要考虑如何保护光电隔离器件中的LED不受静电的破坏，设计中，要根据设计的需要进行合适的选择。
结语
输入接口设计是嵌入式控制器系统的关键部分，因为嵌入式控制器外部数据的接收，外部设备状态的反馈都要通过接口才能交给处理器。设计输入端口时主要考虑两个方面的实际情况：一是负载能力，即输入信号能否被控制器接收，二是静电的防护，现在很多处理器采用CMOS工艺封装，这能够满足低功耗的要求，同时对静电防护要求更高。
- 基于CH375的嵌入式USB文件加解密系统的设计(06-22)
- 浅谈嵌入式系统的电路板标准(06-08)
- 基于嵌入式微处理器EP9315的二次开发技术(06-15)
- 嵌入式应用对微处理器的需求(05-30)
- 一种时间触发的多任务调度器设计(06-07)