基于ARM和DSP的嵌入式智能仪器系统设计

　　1　引言

　　随着智能仪器及控制系统对实时性信号处理的要求不断提高和大规模集成电路技术的迅速发展。越来越迫切的要求有一种高性能的设计方案与之相适应，将DSP技术和ARM技术结合起来应用于嵌入式系统中，将会充分发挥两者优势以达到智能控制系统中对数据的实时性、高效性的通信要求。该嵌入式系统要求实时响应，具有严格的时序性。其工作环境可能非常恶劣，如高温、低温、潮湿等，所以系统还要求非常高的稳定性。

　 2　嵌入式系统的总体设计

　 2.1　核心器件的主要功能

　 ARM和DSP分别选用Cirrus　Logic公司的EP7312、TI公司的TMS320VC5402。充分利用ARM丰富的片上资源和DSP强大的信号处理功能，实现高效性、实时性的信号处理及网络通信功能。

　 EP7312是专为高性能、超低功耗产品而设计的微处理器，采用ARM7TDMI处理器内核，具有8kB高速缓冲存储器，支持存储器管理单元，片内集成了液晶显示器控制器，键盘扫描器，数字音频接口，完全的JTAG等功能，广泛地应用于嵌入式领域。TMS320C54xDSP提供了McBSPs（多通道缓冲串口）；6通道的DMA控制器；可以与外部处理器直接通信的8位增强HPI（主机接口）。选择这样的SOC（片上系统）作为该系统的核心器件，使得其稳定可靠并具有广泛的扩展功能。

　 2.2　系统总体设计及工作原理

　 系统总体设计框图如图1所示。本系统主要是实现信号的实时性处理及传输，满足工业现场及各种测量仪器的高可靠性要求。ARM有丰富的片上资源，适合嵌入式系统的开发，在该嵌入式系统中，ARM主要负责操作系统的运行、任务管理和协调以及DSP的控制任务，完成数据的远程通信。扩展了外部扩展了多种外设，如通用串口、LCD显示屏，以太网接口。通过连接以太网控制器实现网络化功能。在ARM中移植了Linux操作系统和实现了系统外部硬件接口的驱动程序。由DSP执行计算密集型操作，实现多种信号处理算法，然后将处理后的数字信号通过主机口接口（HPI）与ARM通信。再由ARM通过以太网控制器将数据传输到网络，实现了远程控制与监测。

图1 系统总体硬件框图 　　3　系统硬件具体设计方案 　　3.1　ARM与DSP的接口设计 　　EP7312和TMS320VC5402连接的接口电路如图2所示。VC5402通过HPI与ARM进行连接。ARM先向DSP写入控制字，设置工作模式，然后将访问地址写入地址寄存器（HPIA），再对数据锁存器（HPID）进行读写，即可读出和写入指定的存储单元。主机由两根地址线A2、A1可以寻址到HPI接口的所有控制寄存器、地址寄存器和数据寄存器；由HBIL、HCNTL1、HCNTL0区分16位数据的高、低字节。当向HBIL=0的地址写入数据时，表示是第一个字节，向HBIL=1的地址写入数据表示第二个字节。寻址过程中HCS要为低电平。 　　DSP的HPI接口片选信号使用EP7312扩展片选信号nCS4，HPI各个特殊功能寄存器的映射地址如下： 　　设置好DSP的状态后，DSP向ARM发送中断，通知ARM已将数据准备好，等待ARM发中断，DSP在中断中对接收的数据进行处理。ARM在初始化后，等待DSP发送中断通知ARM数据已经准备好。ARM在检测到中断后，先判断中断是否有效，再从HPI口读写数据，在完成向HPI口发送数据后，向DSP发送中断通知DSP接收数据。ARM通过控制端口信号模拟接口时序，来完成对HPI口寄存器的访问。由于DSP在BOOT过程中向ARM发送了中断，所以ARM在初始化时要清除这个中断，并且在数据交互之前要设置控制寄存器中的BOB位，指示高地址在前还是低地址在前。这一步在程序初始化时由ARM来完成。 　　3.2　ARM与以太网控制器之间的通信设计 　　系统平台实现了以太网接口。提供了以太网芯片的驱动，支持网络功能。以太网控制芯片的数据、地址和控制信号与EP7312的总线相连，如图3所示。片选信号使用EP7312的扩展片选信号nCS2。 图3　以太网接口原理图 　　RTL8019默认的I/O基地址是300H，用到的地址空间为300H～3FFH，因此使用到EP7312的低4位地址线，将RTL8019上的SA19～SA10和SA7～SA5接为地，SA9、SA8接为VCC。RTL8019AS使用的是16位数据总线方式，因此，将RTL8019上的IOCS16B引脚通过10K的上拉电阻接为VCC；通过IO模式读写以太网控制器，所以SMEMRB和SMEMWB引脚通过上拉电阻接为VCC。 　　当EP7312向网上发送数据时，先将一帧数据通过远程DMA通道送到RTL8019AS中的发送缓存区，然后发出传送命令；当RTL8019AS完成了上一帧的发送后，再开始此帧的发送。RTL8019AS接收到的数据通过MAC比较、CRC校验后，由FIFO存到接收缓冲区；收满一帧后，以中断的方式通知EP7312。FIFO逻辑对收发数据作16字节的缓冲，以减少对本地DMA请求的频率。 　　以太网控制器有两个指针寄存器来控制缓冲区的存储过程，当前页面指针curr和边界指针bnry。curr指向新接收到帧的起始页面，即接收缓冲环的写页面指针；bnry指向读过的最后一个页面，即接收缓冲环读页面指针。自定义指针next_page，表示存储分组缓冲区的边界，初始值为next_page=bnry，读取一页数据后由软件执行bnry加1，curr自动加1。curr不等于bnry时，表示有新的数据包在缓冲区中，读取一包的前四个字节，前四个字节并不是以太网数据包的内容。分别表示数据包存放的页地址和已接收的数据的字节数。如果curr=0，表示读取出错，返回null。如果bnry>0x7f，则bnry=0x4c。