利用直接时钟控制技术实现存储器接口数据采集

概述：

大多数存储器接口都是源同步接口，从外部存储器器件传出的数据和时钟/ 选通脉冲是边沿对齐的。在 Virtex-4 器件采集这一数据，需要延迟时钟/ 选通脉冲或数据。利用直接时钟控制技术，数据经延迟，并与内部 FPGA|0">FPGA 时钟实现中心对齐。在这个方案中，内部 FPGA 时钟采集传出的数据。存储器传出的时钟/ 选通脉冲用于决定与数据位相关的延迟值。因此，与选通脉冲相关的数据位的数量不受限制。由于无需将选通脉冲分配给相关数据位，所以不需要其他时钟资源。

时钟/ 选通脉冲和数据位使用的 Virtex-4 资源是一条 64-tap 绝对延迟线。该 64-tap 绝对延迟线可利用 IDELAY 和 IDELAYCTRL primitive 实现。时钟/ 选通脉冲和数据位均通过此 64-tap绝对延迟线来布线。虽然选通脉冲不用于采集数据，但它用于确定数据与内部 FPGA 时钟实现中心对齐所需的 tap 数量。以下部分将详细解释直接时钟控制技术方案的设计及实现。

……

点击此处查看全文 如欲了解更多赛灵思技术文档，请访问http://china.xilinx.com/china/documentation/。