利用 Xilinx FPGA 和存储器接口生成器简化存储器接口

摘要：

FPGA |0">FPGA 设计人员在满足关键时序余量的同时力争实现更高性能，在这种情况下，存储器接口的设计是一个一向构成艰难而耗时的挑战。Xilinx FPGA 提供 I/O 模块和逻辑资源，从而使接口设计变得更简单、更可靠。尽管如此，I/O 模块以及额外的逻辑还是需要由设计人员在源 RTL 代码中配置、验证、执行，并正确连接到其余的 FPGA 上，经过仔细仿真，然后在硬件中验证，以确保存储器接口系统的可靠性。

本白皮书讨论各种存储器接口控制器设计所面临的挑战和 Xilinx 的解决方案，同时也说明如何使用 Xilinx软件工具和经过硬件验证的参考设计来为您自己的应用（从低成本的 DDR|0">DDR SDRAM|0">SDRAM 应用到像 667 Mb/s DDR2 SDRAM 这样的更高性能接口）设计完整的存储器接口解决方案。

……

点击此处，查看全文 如欲了解更多赛灵思技术文档，请访问http://china.xilinx.com/china/documentation/。