微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 大神们,PCB怎么在没有打样之前,测试封装合不合适?

大神们,PCB怎么在没有打样之前,测试封装合不合适?

时间:10-02 整理:3721RD 点击:
就是说我想在打样之前试试封装合不合适,因为排线实在太小,卡尺量不到,直接打样又浪费钱。求大神指导、、、试过用打印机打印出来、、但是不会1:1的比例打出来、、、

求大神。在线等

你用什么软件画的,纸张的选择                                 

打印的时候不是有打印设置么?里面改成1.0

AD中在file中点击Page Setup在弹出的对话框右上角Scaling中Scale Mode选择Scaled Print,在Scale:中选1.0点击OK打印出来的就是1:1的PCB!

封装做少了,这个是简单问题。常规办法,按比例1:1用纸张打印出来。

AD中在file中点击Page Setup在弹出的对话框右上角Scaling中Scale Mode选择Scaled Print,在Scale:中选1.0点击OK打印出来的就是1:1的PCB!

谢谢!

..000000000000

用标准封装库,再核对规格书尺寸。

封装库找不到的,

是可以1:1打印的。我这样检查过的。

ctrl+M

恩恩,谢谢!1111111111111111111

能用就行!不用那么客气

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top