微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > design entry cis网表无法输出!

design entry cis网表无法输出!

时间:10-02 整理:3721RD 点击:
向各位大牛请教下,design entry cis在输出网表时管脚名重复报错,像这种报错应该不会影响到网表输出吧?为什么我的网表没能输出

菜牛路过~~~~~~~~~~~~~~~~~~~~~~~~~~

没有大牛出现吗

上一篇:模拟九段
下一篇:信号完整性小结

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top